嵌入式可視媒體處理SoC的高效訪存管理技術研究與實現(xiàn)
發(fā)布時間:2021-05-12 06:06
片上多核處理器是目前計算機體系結構技術發(fā)展的一個趨勢。其應用范圍覆蓋工作站服務器、桌面計算機以及各種嵌入式設備,越來越廣泛。它通過在單個芯片上集成多個處理器核,極大地增強了芯片的計算能力。同時,這也意味著處理器需要更多數據,對訪存的要求更高。訪存已成為影響多核處理器性能發(fā)揮的關鍵因素。片上多處理核的訪存效率受到處理器體系結構、存儲層次、互連組織、輸入輸出方式等因素的影響。目前多核處理器上常見的共享Cache結構、共享總線互連、交叉開關互連、片上網絡互連等技術都是最初針對高性能處理器設計而出現(xiàn)的,當它們應用到嵌入式處理器設計領域時,由于受芯片面積、功耗、成本、性能等多方面因素制約,存在著效率低或者開銷代價大等各種問題。本文結合嵌入式可視媒體處理SoC芯片EVMPSoC的研制需求,研究了面向嵌入式可視媒體處理SoC的異構多核處理器片上訪存管理技術,設計并實現(xiàn)了EVMPSoC芯片的多通道高效訪存子系統(tǒng)。本文的主要工作和貢獻如下:1.借鑒現(xiàn)有的片上多處理器訪存技術,提出并實現(xiàn)了一種EVMPSoC的多通道雙位寬并行訪存與通信結構。該結構有利于大批量連續(xù)數據快速傳輸,可有效支持多訪存任務并行執(zhí)行,...
【文章來源】:國防科技大學湖南省 211工程院校 985工程院校
【文章頁數】:70 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景
1.2 相關研究
1.2.1 面向嵌入應用的SoC 體系架構
1.2.2 嵌入式多核處理器的訪存與通信
1.3 本文主要工作
1.4 論文結構
第二章 EVMPSOC 訪存結構設計
2.1 EVMPSOC 處理器概述
2.1.1 總體架構
2.1.2 Wishbone 總線
2.2 訪存結構設計
2.2.1 存儲層次
2.2.2 輸入/輸出方式
2.2.3 模塊劃分及互連策略
2.2.4 詳細互連結構
2.3 AMU 結構設計方案
2.4 本章小結
第三章 訪存管理部件的設計實現(xiàn)技術
3.1 接口模塊
3.2 通道寄存器模塊
3.3 通道仲裁模塊
3.4 AMU 傳輸引擎
3.4.1 二維事務與流水傳輸機制
3.4.2 內部模塊框圖
3.4.3 傳輸控制技術
3.4.4 地址生成邏輯
3.4.5 數據通路邏輯
3.4.6 計數控制邏輯
3.4.7 顯存幀控制邏輯
3.5 傳輸性能分析
3.6 AMU 部件的邏輯綜合與物理實現(xiàn)
3.6.1 邏輯綜合與結果分析
3.6.2 物理實現(xiàn)與結果分析
3.7 本章小結
第四章 訪存管理部件的驗證
4.1 驗證方法
4.1.1 軟件模擬與FPGA 仿真
4.1.2 黑盒測試與白盒測試
4.1.3 子模塊測試與父模塊測試
4.2 基于MODELSIM 的模擬驗證
4.2.1 模擬環(huán)境的構建
4.2.2 測試任務及結果分析
4.3 基于FPGA 的仿真驗證
4.3.1 FPGA 仿真環(huán)境的構建
4.3.2 測試任務及結果分析
4.4 本章小結
第五章 EVMPSOC 的軟件編程技術
5.1 EVMPSOC 的軟件開發(fā)平臺
5.2 EVMPSOC 上的多核編程
5.2.1 FFT 算法
5.2.2 多核任務分配
5.2.3 協(xié)處理核編程優(yōu)化方法
5.2.4 結果分析
5.3 本章小結
第六章 結束語
6.1 全文工作總結
6.2 工作展望
參考文獻
【參考文獻】:
期刊論文
[1]片上網絡體系結構的研究與進展[J]. 朱樟明,周端,楊銀堂. 計算機工程. 2007(24)
博士論文
[1]多核處理器的訪存模擬與優(yōu)化技術研究[D]. 高翔.中國科學技術大學 2007
碩士論文
[1]多媒體SoC中存儲控制與片上通信的研究與實現(xiàn)[D]. 陳爭勝.浙江大學 2007
[2]嵌入式異構多核體系的片上通信[D]. 陳國兵.浙江大學 2007
[3]微處理器體系結構級測試程序自動生成關鍵技術研究[D]. 朱丹.國防科學技術大學 2004
[4]面向SoC的USB控制器及通用IO控制器的IP核設計與實現(xiàn)[D]. 張建民.國防科學技術大學 2003
本文編號:3182882
【文章來源】:國防科技大學湖南省 211工程院校 985工程院校
【文章頁數】:70 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 課題背景
1.2 相關研究
1.2.1 面向嵌入應用的SoC 體系架構
1.2.2 嵌入式多核處理器的訪存與通信
1.3 本文主要工作
1.4 論文結構
第二章 EVMPSOC 訪存結構設計
2.1 EVMPSOC 處理器概述
2.1.1 總體架構
2.1.2 Wishbone 總線
2.2 訪存結構設計
2.2.1 存儲層次
2.2.2 輸入/輸出方式
2.2.3 模塊劃分及互連策略
2.2.4 詳細互連結構
2.3 AMU 結構設計方案
2.4 本章小結
第三章 訪存管理部件的設計實現(xiàn)技術
3.1 接口模塊
3.2 通道寄存器模塊
3.3 通道仲裁模塊
3.4 AMU 傳輸引擎
3.4.1 二維事務與流水傳輸機制
3.4.2 內部模塊框圖
3.4.3 傳輸控制技術
3.4.4 地址生成邏輯
3.4.5 數據通路邏輯
3.4.6 計數控制邏輯
3.4.7 顯存幀控制邏輯
3.5 傳輸性能分析
3.6 AMU 部件的邏輯綜合與物理實現(xiàn)
3.6.1 邏輯綜合與結果分析
3.6.2 物理實現(xiàn)與結果分析
3.7 本章小結
第四章 訪存管理部件的驗證
4.1 驗證方法
4.1.1 軟件模擬與FPGA 仿真
4.1.2 黑盒測試與白盒測試
4.1.3 子模塊測試與父模塊測試
4.2 基于MODELSIM 的模擬驗證
4.2.1 模擬環(huán)境的構建
4.2.2 測試任務及結果分析
4.3 基于FPGA 的仿真驗證
4.3.1 FPGA 仿真環(huán)境的構建
4.3.2 測試任務及結果分析
4.4 本章小結
第五章 EVMPSOC 的軟件編程技術
5.1 EVMPSOC 的軟件開發(fā)平臺
5.2 EVMPSOC 上的多核編程
5.2.1 FFT 算法
5.2.2 多核任務分配
5.2.3 協(xié)處理核編程優(yōu)化方法
5.2.4 結果分析
5.3 本章小結
第六章 結束語
6.1 全文工作總結
6.2 工作展望
參考文獻
【參考文獻】:
期刊論文
[1]片上網絡體系結構的研究與進展[J]. 朱樟明,周端,楊銀堂. 計算機工程. 2007(24)
博士論文
[1]多核處理器的訪存模擬與優(yōu)化技術研究[D]. 高翔.中國科學技術大學 2007
碩士論文
[1]多媒體SoC中存儲控制與片上通信的研究與實現(xiàn)[D]. 陳爭勝.浙江大學 2007
[2]嵌入式異構多核體系的片上通信[D]. 陳國兵.浙江大學 2007
[3]微處理器體系結構級測試程序自動生成關鍵技術研究[D]. 朱丹.國防科學技術大學 2004
[4]面向SoC的USB控制器及通用IO控制器的IP核設計與實現(xiàn)[D]. 張建民.國防科學技術大學 2003
本文編號:3182882
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/3182882.html
最近更新
教材專著