發(fā)布時間：2021-05-08 00:08

　　筆記本電腦作為一種消費品已經(jīng)日益普及,筆記本電腦的發(fā)展是以每年一代的速度在向前發(fā)展。業(yè)內(nèi)的規(guī)律是上市一代,研發(fā)一代,預研一代,新一代的筆記本電腦總是以更節(jié)能,更高效,更輕薄,更多功能為目標。本文詳細介紹了一種基于INTEL公司即將于2011年初發(fā)布的最新PCH（Platform Controller Hub,平臺控制中心）架構開發(fā)代號為Huron River由Sandy Bridge處理器和Cougar Point芯片組組成的筆記本電腦系統(tǒng)主板的硬件設計,其特點是采用最新的雙芯片設計,完備的接口功能,出色的節(jié)能效果。首先介紹了按照最新架構筆記本主板通用設計的幾個模塊：處理器模塊、芯片組模塊、嵌入式模塊等,主要分析了這些模塊的詳細規(guī)格和設計要點。然后在通用設計的基礎上設計了三個具有特色的輔助功能設計：非智能電池的使用、時序的自主控制、SO（設備工作）狀態(tài)設備斷電功能。這些設計起到了節(jié)能、節(jié)省成本的作用,能使產(chǎn)品更加具有競爭能力。其次針對筆記本電腦主板高速信號的信號完整性問題以及電磁兼容問題做了詳盡分析。在線路及信號分析的基礎上進行印刷電路板設計,處理在實際布局中的一些規(guī)則和注意事項,及設... 

【文章來源】：蘇州大學江蘇省

【文章頁數(shù)】：61 頁

【學位級別】：碩士

【文章目錄】：
中文摘要
Abstract
第一章 緒論
    1.1 課題的研究背景
    1.2 發(fā)展環(huán)境
    1.3 技術現(xiàn)狀
    1.4 本文的工作和論文安排
第二章 筆記本電腦主板的總體設計
    2.1 主板的系統(tǒng)框架
    2.2 主板的功能描述
        2.2.1 主板處理功能
        2.2.2 主板接口功能
    2.3 主板運行環(huán)境說明
    2.4 主板重要性能指標
    2.5 主板功耗
第三章 主板各單元詳細設計
    3.1 處理器單元
        3.1.1 處理器單元功能描述
        3.1.2 處理器單元與其他單元的接口
    3.2 芯片組單元
        3.2.1 芯片組單元的功能描述
        3.2.2 芯片組單元的外出接口
    3.3 嵌入式控制器模塊
        3.3.1 嵌入式模塊功能描述
    3.4 電源模塊
第四章 其它輔助功能電路設計
    4.1 上電/下電時序自主控制
    4.2 非智能電池的運用
        4.2.1 非智能電池的總體設計方案
        4.2.2 電池數(shù)據(jù)獲取
        4.2.3 系統(tǒng)軟件處理
        4.2.4 測試結(jié)果和分析
    4.3 S0狀態(tài)設備斷電節(jié)能
第五章 電磁兼容及信號完整性分析
    5.1 電磁兼容設計技術
        5.1.1 印制電路板的選取
        5.1.2 元器件布置
        5.1.3 地線的布置
        5.1.4 電源線的布置
        5.1.5 信號線的布置
    5.2 信號完整性概述
        5.2.1 如何確保信號的完整性
        5.2.2 信號完整性問題在高速信號傳輸過程中產(chǎn)生的原因
        5.2.3 高速信號完整性問題的解決方法
        5.2.4 主板信號完整性分析
第六章 PCB布局及布線
第七章 測試結(jié)果與分析
    7.1 電源測試結(jié)果
        7.1.1 電源信號測試
        7.1.2 上電時序測試
    7.2 重要I/O信號測試結(jié)果
        7.2.1 USB信號及電源測試
        7.2.2 PCI-E信號眼圖測試
        7.2.3 SATA信號眼圖測試
        7.2.4 視頻和音頻測試結(jié)果
第八章 結(jié)束語
參考文獻
攻讀學位期間公開發(fā)表的論文
致謝


【參考文獻】：
期刊論文
[1]高速串行技術帶來測試新挑戰(zhàn)[J]. 王麗英.  今日電子. 2008(05)
[2]高速電路設計中的信號完整性分析[J]. 王卿,崔海蒸.  電子元器件應用. 2008(03)
[3]集成電路技術發(fā)展動態(tài)[J]. 王紅.  微電子學. 2007(04)
[4]高速電路設計方法[J]. 張斌,張松濤,葛曉琦.  計算機與網(wǎng)絡. 2007(02)
[5]高速電路的信號完整性分析[J]. 孫宇貞.  電子技術應用. 2005(03)
[6]高速電路設計中的信號完整性研究[J]. 黃德勇,張揚,楊云志.  電訊技術. 2004(02)
[7]高速電路設計中的終端匹配技術[J]. 王昕,汪至中.  北方交通大學學報. 2002(04)
[8]高速電路設計中的串擾問題及對策[J]. 李 響.  電子質(zhì)量. 2002(04)



本文編號：3174292