嵌入式系統(tǒng)的設(shè)計和實現(xiàn)朝著基于芯片，特別是系統(tǒng)級可編程芯片（SoPC，System On a Programmable Chip）的方向發(fā)展。基于FPGA的片上可編程系統(tǒng)技術(shù)逐漸成為嵌入式系統(tǒng)技術(shù)發(fā)展的新方向。FPGA（Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列）可重復(fù)修改的特點以及可編程片上系統(tǒng)開發(fā)軟件的不斷跟進(jìn)，使得在一個芯片內(nèi)進(jìn)行系統(tǒng)級設(shè)計變得容易。它比一般的嵌入式系統(tǒng)具有更大靈活性，系統(tǒng)硬件和系統(tǒng)軟件都可以根據(jù)用戶的需要來定制和裁減。以IP模塊化的方式，可在較短時間就設(shè)計出復(fù)雜的系統(tǒng)。將RISC處理器IP核以及用戶以HDL語言開發(fā)的邏輯部件可以最終綜合到一片F(xiàn)PGA芯片中，以實現(xiàn)真正的可編程片上系統(tǒng)。論文深入地調(diào)研了國內(nèi)外SoPC領(lǐng)域的發(fā)展?fàn)顩r，選擇了嵌入PowerPC405處理器硬核的FPGA Virtex4片上可編程系統(tǒng)，針對MIL-STD-1553B數(shù)據(jù)總線協(xié)議和UART等外設(shè)集成入FPGA的需求，構(gòu)建了滿足設(shè)計需求的SoPC系統(tǒng)。首先介紹了SoPC的開發(fā)流程以及IP核的設(shè)計方法，再比較與本課題相似的系統(tǒng)，分析各自的不同。然后重點闡述... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：93 頁

【學(xué)位級別】：碩士

【部分圖文】：

systeme仿真示意圖

電子科技大學(xué)碩士學(xué)位論文仿真波形如圖5一12所示，仿真數(shù)據(jù)調(diào)用隨機數(shù)函數(shù) $randomo產(chǎn)生圖5一12命令字和數(shù)據(jù)字編碼波形5.4.2計數(shù)邏輯計數(shù)邏輯的主要功能是在發(fā)送狀態(tài)時，計算發(fā)送的數(shù)據(jù)量，控制當(dāng)前發(fā)送的命令字、模式字或者數(shù)據(jù)。將發(fā)送信號和數(shù)據(jù)，發(fā)送給編碼模塊，通過編碼模塊輸出。發(fā)送結(jié)束后，返回信號給主控邏輯，跳轉(zhuǎn)到應(yīng)該進(jìn)入的下一個狀態(tài)。比如數(shù)據(jù)字的發(fā)送，如圖5一13所示。系統(tǒng)初始化時，計數(shù)邏輯處于空閑態(tài) (lDLE)，在主狀態(tài)機控制邏輯控制下，當(dāng)發(fā)送數(shù)據(jù)字時，同時發(fā)送TxD_En使能信號

NNNumberofbondedIOBsss23olltof3207%%% NNNllrnberofGCLKsss1outof323%%%解碼模塊，接收數(shù)據(jù)正確時的仿真波形如圖5一巧所示，效驗出錯數(shù)據(jù)的仿真波形如圖5一16所示。圖5一巧正確數(shù)據(jù)的解碼波形圖5一16效驗錯誤數(shù)據(jù)的解碼波形5.5.2狀態(tài)字處理邏輯在超時信號產(chǎn)生前，接收到狀態(tài)字，則停止計數(shù)器計數(shù)，進(jìn)入狀態(tài)字處理邏輯。狀態(tài)字處理方式如下表5一5所示:

【參考文獻(xiàn)】：
期刊論文
[1]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計[J]. 唐思章,黃勇.  單片機與嵌入式系統(tǒng)應(yīng)用. 2005(12)
[2]航天器總線管理系統(tǒng)的SOC設(shè)計與研究[J]. 張偉功,段青亞,王劍峰,郝躍,劉曙蓉.  宇航學(xué)報. 2005(03)
[3]SoC及其IP核的設(shè)計與其在通信中的應(yīng)用研究[J]. 苗長云,曹曉東,李鴻強,石博雅.  天津工業(yè)大學(xué)學(xué)報. 2005(01)
[4]用SystemC進(jìn)行SoC的系統(tǒng)級設(shè)計與仿真[J]. 朱巍.  單片機與嵌入式系統(tǒng)應(yīng)用. 2005(01)
[5]可復(fù)用SPI模塊IP核的設(shè)計與驗證[J]. 高谷剛,羅春.  單片機與嵌入式系統(tǒng)應(yīng)用. 2004(11)
[6]片上系統(tǒng)（SOC）技術(shù)的設(shè)計與發(fā)展[J]. 白星振.  山東煤炭科技. 2004(04)
[7]SoC設(shè)計語言:SystemC[J]. 蘇舟,韓偉華.  中國集成電路. 2004(07)
[8]總線功能模型在集成電路功能驗證中的設(shè)計和應(yīng)用[J]. 杜旭,夏曉菲,趙宇.  微電子學(xué)與計算機. 2004(05)
[9]SOPC——基于FPGA的SoC設(shè)計策略[J]. 周恒,羅斯青.  山西電子技術(shù). 2003(01)
[10]系統(tǒng)級可編程芯片（SOPC）設(shè)計思想與開發(fā)策略[J]. 劉達(dá),龔建榮.  現(xiàn)代電子技術(shù). 2002(11)

碩士論文
[1]1553B總線接口技術(shù)研究及FPGA實現(xiàn)[D]. 徐麗清.西北工業(yè)大學(xué) 2006
[2]基于PowerPC處理器硬核的片上可編程系統(tǒng)應(yīng)用的設(shè)計及驗證[D]. 葉詠辰.中國科學(xué)院研究生院（空間科學(xué)與應(yīng)用研究中心） 2005
[3]支持IRDA1.0協(xié)議UART的IP軟核的設(shè)計[D]. 胡茂文.西安理工大學(xué) 2004
[4]軍用1553B數(shù)據(jù)總線協(xié)議處理器IP核的設(shè)計與驗證[D]. 費建江.南京航空航天大學(xué) 2004
[5]基于嵌入式MPU核的1553B總線接口控制器的設(shè)計[D]. 陳普然.南京航空航天大學(xué) 2003



本文編號：3136223