當(dāng)前,高性能通用DSP逐漸向向量多核方向發(fā)展,其中存儲(chǔ)部件是制約其高性能執(zhí)行的重要因素。本文以無(wú)線通信、視頻、圖像處理等實(shí)時(shí)應(yīng)用為背景,以國(guó)防科技大學(xué)自主研制的高性能通用DSP YHFT-Matrix為依托,從以下幾個(gè)方面對(duì)向量存儲(chǔ)系統(tǒng)進(jìn)行了研究和設(shè)計(jì)。首先,為滿足DSP片內(nèi)存儲(chǔ)數(shù)據(jù)搬移的需求,本文深入分析了該芯片的體系結(jié)構(gòu)與存儲(chǔ)結(jié)構(gòu),根據(jù)應(yīng)用特點(diǎn),設(shè)計(jì)了一款靈活支持矩陣搬移的多通道多總線DMA控制器。其次,在圖像、視頻應(yīng)用中廣泛存在滑窗類算法,傳統(tǒng)的一維存儲(chǔ)以及DMA機(jī)制在向量DSP中映射時(shí),存在數(shù)據(jù)組織困難、數(shù)據(jù)重用率低等問(wèn)題。本文提出了一種存儲(chǔ)二維化改進(jìn)方案,在原有的一維存儲(chǔ)系統(tǒng)基礎(chǔ)上,擴(kuò)展了一塊容量為256KB 1D/2D可配置的二維存儲(chǔ)模塊,并設(shè)計(jì)了相應(yīng)的訪存指令。最后,為了配合存儲(chǔ)二維擴(kuò)展方案,本文通過(guò)增加具有二維訪問(wèn)功能的DMA專用通道,支持二維存儲(chǔ)與片外存儲(chǔ)之間的數(shù)據(jù)傳輸;并在一維存儲(chǔ)與二維存儲(chǔ)之間增加512位位寬的Intra-DMA,從而充分發(fā)揮1D、2D存儲(chǔ)器的整體性能,提高存儲(chǔ)系統(tǒng)利用率。本文對(duì)DMA控制器、二維存儲(chǔ)器進(jìn)行了充分的模擬驗(yàn)證,針對(duì)YHFT-Matri... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：80 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

AnySPPE的整體結(jié)構(gòu)

國(guó)防科學(xué)技術(shù)大學(xué)研究生院工學(xué)碩士學(xué)位論文率較高的指令，加速了算法的執(zhí)行。通過(guò)寄存器分離和旁路技術(shù)減小了寄件的壓力，降低了功耗。該小組對(duì) 4G 通信以及視頻圖像處理的核心算法進(jìn)射，能夠在功效方面達(dá)到 4G 通信算法和高清解碼的要求。盡管 AnySP 還整的芯片實(shí)現(xiàn)，但在學(xué)術(shù)界對(duì)未來(lái) DSP 體系結(jié)構(gòu)探索方面具有重要的影響。2、EVPEVP[21][22]是Phillips公司的一款面向基帶處理且比較成熟的多寬度SIMDP，該處理器結(jié)合了多寬度 SIMD 技術(shù)和超長(zhǎng)指令字的優(yōu)點(diǎn)，采用 90nm CM藝，面積約為 2mm2，工作頻率為 300MHz，典型的存儲(chǔ)配置下功耗只有 300m如圖 1-2 所示，EVP 由一個(gè)多路向量單元（16 個(gè) 16bits）和一個(gè)標(biāo)量單元組量單元包含 load/Store、乘加、ALU、混洗、向量間運(yùn)算等六個(gè)運(yùn)算部件，洗單元提供了可編程的混洗模式寄存器，支持循環(huán)、移位、廣播等任意形洗，向量間運(yùn)算部件主要提供向量元素間的加法規(guī)約、極值操作等功能。元行為類似與 16/32bit 的 RISC CPU 核，主要負(fù)責(zé)處理一些不能并行計(jì)rnel 和控制操作等。

國(guó)防科學(xué)技術(shù)大學(xué)研究生院工學(xué)碩士學(xué)位論文Sandblaster 平臺(tái)由四個(gè) Sandblaster DSP 通過(guò)環(huán)型網(wǎng)絡(luò)互聯(lián)，一個(gè) ARM9協(xié)議棧的執(zhí)行，每一個(gè) Sandblaster DSP 包含一個(gè) SIMD/DSP 單元、一個(gè)單元和一個(gè) RISC 結(jié)構(gòu)的整數(shù)控制單元，如圖所示。整數(shù)控制單元從一個(gè)指令 Cache 中預(yù)取指令，采用類 VLIW 的方式執(zhí)行指令。指令 Cache 的了程序員將程序搬移到 SRAM 的負(fù)擔(dān)。由于大多數(shù)基站通信系統(tǒng)的數(shù)據(jù)模式，所以數(shù)據(jù) memory 沒(méi)有采用 Cache 結(jié)構(gòu)。數(shù)據(jù) Memory 支持 8 個(gè)線問(wèn)，存儲(chǔ)空間是統(tǒng)一的，允許操作系統(tǒng)訪問(wèn)每一個(gè)線程的數(shù)據(jù)。程序 據(jù) Memory 均為 64KB，采用單端口設(shè)計(jì)以減少功耗，采用分體結(jié)構(gòu)來(lái)提給能力。

【參考文獻(xiàn)】：
期刊論文
[1]軟件無(wú)線電的可重構(gòu)流處理器體系結(jié)構(gòu)[J]. 高德遠(yuǎn),田杭沛,朱怡安.  航空學(xué)報(bào). 2008(06)

博士論文
[1]視頻和圖像處理中像素匹配運(yùn)算的加速技術(shù)研究[D]. 谷會(huì)濤.國(guó)防科學(xué)技術(shù)大學(xué) 2011



本文編號(hào)：3034095