隨著集成電路設(shè)計和制造技術(shù)的不斷進步,芯片的集成度和復(fù)雜度正按照摩爾定律的速度持續(xù)提高。尤其是超深亞微米（VDSM）工藝的使用,生產(chǎn)過程中出現(xiàn)的故障也越來越多樣、難測。芯片測試遇到了前所未有的挑戰(zhàn),已成為制約整個行業(yè)發(fā)展的瓶頸。在這種情況下,從故障類型、測試設(shè)備及測試成本考慮,可測性設(shè)計（DFT）技術(shù)成為解決芯片測試問題的主要手段之一,日益引起人們的重視。論文主要針對嵌入式系統(tǒng)隨機存儲器的測試,研究解決辦法。首先,介紹了數(shù)字集成電路和存儲器及測試技術(shù)發(fā)展現(xiàn)狀、趨勢。論述了存儲器的基本結(jié)構(gòu)、分類、故障模式和故障模型。然后,研究分析了存儲器測試的方法,產(chǎn)生測試圖形的各種測試生成算法,按圖形的測試長度與存儲單元大小關(guān)系分類舉例介紹。這些測試算法,復(fù)雜程度不同,故障覆蓋率也不同。詳細分析了March算法,并將其擴展成能面向字存儲器測試的算法。內(nèi)建自測試（Built-In-Self-Test,BIST）技術(shù)被認為是解決由于電路集成度越來越大所造成的測試費用巨大和測試訪問困難等問題的最有希望的技術(shù)。本文針對存儲器測試采用MBIST。MBIST是目前大規(guī)模存儲器測試最通用的方法,該方法將BIST邏輯... 

【文章來源】：湖南大學(xué)湖南省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：62 頁

【學(xué)位級別】：碩士

【部分圖文】：

正常狀態(tài)和SA0、SA1故障轉(zhuǎn)換故障狀態(tài)(4)耦合故障(CouplingFault，CF)：存儲器一個單元的改變導(dǎo)致另外一個相鄰單元的改變

0地址單元再寫成“0”復(fù)原(用↓表示)。依次進行，直到全部存儲單元完成為止。走步“1”的示意圖如圖2.5所示。走步圖形是用來檢查每個存儲單元從“0”到“1”和“1”到“0”的轉(zhuǎn)換能力及寫入讀出操作對信息在矩陣中的保持能力，并對譯碼器的檢查有良好效果[9]。(2) 跳步法跳步法是一種圖形靈敏度測試方法，用這種方法可以檢查從一個地址存儲單元到其他地址存儲單元在最壞情況下的讀打擾以及取數(shù)的測試時間；還能對各個存儲單元的寫入過程對信息在存儲矩陣中保持性的影響進行有效地檢查。這種方法適于檢查動態(tài)譯碼器和讀操作的影響等問題。跳步法是在齊步法的基礎(chǔ)上增加了一重循環(huán)，即用兩個寄存器寄存檢測地址，一個是主檢測地址，另一個是從檢測地址。先將一個存儲單元設(shè)為主檢測單元，然后把其它各個單元依次設(shè)為從檢測單元，并檢測主檢測單元變化對從檢測單元的影響以及從檢測單元讀操作對主

基于MarchC-算法的BIST程序流程如圖4.4，其它March算法的流程圖可以同理推出。BIST控制器部分仿真波形如圖4.5。圖中是BIST剛啟動，對RAM進行初始化寫數(shù)據(jù)背景DB1的過程。up_down為1即表示控制地址產(chǎn)生器遞增產(chǎn)生地址，add_fin為0表示地址遞增操作還未結(jié)束，即初始化沒有結(jié)束。圖 4.5 初始化 BIST 控制器仿真圖為了驗證面向字的March算法能夠有效的檢測字存儲器，必須將一定數(shù)量的相同類型的故障加入存儲器，得出March算法對此故障類型的覆蓋率。先將各種故障分別加入RAM。例如在RAM中加入50個SAF(0)故障，開始MBIST測試，在March C-算法M2步時

【參考文獻】：
期刊論文
[1]面向存儲器核的內(nèi)建自測試[J]. 檀彥卓,徐勇軍,韓銀和,李華偉,李曉維.  計算機工程與科學(xué). 2005(04)
[2]嵌入式存儲器的內(nèi)建自測試和內(nèi)建自修復(fù)[J]. 江建慧,朱為國.  同濟大學(xué)學(xué)報(自然科學(xué)版). 2004(08)
[3]嵌入式存儲器內(nèi)建自測試的原理及實現(xiàn)[J]. 陸思安,何樂年,沈海斌,嚴曉浪.  固體電子學(xué)研究與進展. 2004(02)
[4]SRAM的一種可測性設(shè)計[J]. 朱小莉,陳迪平,王鎮(zhèn)道.  湖南大學(xué)學(xué)報(自然科學(xué)版). 2003(06)
[5]一種并行內(nèi)建自診斷測試嵌入式SRAM方案[J]. 吳光林,胡晨,李銳,楊軍,毛武晉.  電路與系統(tǒng)學(xué)報. 2003(05)
[6]數(shù)字VLSI電路測試技術(shù)-BIST方案[J]. 高平,成立,王振宇,�？�,史宜巧.  半導(dǎo)體技術(shù). 2003(09)
[7]一種改進的嵌入式SRAM內(nèi)建自測試設(shè)計[J]. 張衛(wèi)新,侯朝煥.  微電子學(xué). 2003(03)
[8]利用BIST技術(shù)測試并診斷嵌入式存儲器[J]. 范東華.  世界產(chǎn)品與技術(shù). 2001(01)
[9]存儲器測試算法的實現(xiàn)[J]. 程玲,陳護勛.  計算機與數(shù)字工程. 1998(05)
[10]基于FAN算法的測試產(chǎn)生系統(tǒng)及實驗研究[J]. 李忠誠,閔應(yīng)驊.  計算機輔助設(shè)計與圖形學(xué)學(xué)報. 1990(02)

碩士論文
[1]基于BIST的嵌入式存儲器可測性設(shè)計算法研究[D]. 姚俊.哈爾濱工程大學(xué) 2007
[2]存儲器測試技術(shù)及其在質(zhì)量檢驗中的應(yīng)用研究[D]. 張必超.四川大學(xué) 2005
[3]嵌入式微處理器可測性設(shè)計研究與實現(xiàn)[D]. 高樹靜.青島大學(xué) 2003



本文編號：3001369