目前,在一個芯片內(nèi)集成多個處理器核,已經(jīng)成為提高處理器性能的主要手段。這樣,可以在不提升處理器頻率的前提下,降低處理器的功耗,大大提高了處理器的并行計算性能。然而,要使多核處理器充分發(fā)揮并行計算性能,最大的挑戰(zhàn)是并行編程模型。目前并行線程使用鎖來保證并行線程間的同步,但鎖會導(dǎo)致死鎖,優(yōu)先級倒置等錯誤,并且使得性能很難優(yōu)化。事務(wù)存儲模型將一系列共享存儲操作看成一個事務(wù),保證原子性,一致性和隔離性。它可以取代鎖結(jié)構(gòu),簡化編程模型,提高并行計算的性能。本文提出了一種軟件事務(wù)存儲模型（Buffering Software Transactional Memory, BSTM）的結(jié)構(gòu),采用寫緩沖的辦法,并在結(jié)構(gòu)上加入Hash表和消息通信機制,以優(yōu)化模型結(jié)構(gòu)。通過實驗的結(jié)果表明BSTM模型與其他實現(xiàn)相比在性能上存在一定的優(yōu)勢。并且我們也實現(xiàn)一個簡單的轉(zhuǎn)換工具,將包含事務(wù)語法的C++代碼翻譯成標(biāo)準(zhǔn)C++代碼,后者可被標(biāo)準(zhǔn)C++編譯器編譯,并鏈接到BSTM庫。這樣做,使得BSTM庫對程序員完全透明,簡化了事務(wù)存儲模型的編程。 

【文章來源】：上海交通大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：84 頁

【學(xué)位級別】：碩士

【部分圖文】：

IBMPower4和Power5雙核處理器架構(gòu)

圖 1 IBM Power4 和 Power5 雙核處理器架構(gòu)[16]Figure 1 IBM Power4 and Power5 dual-core architecture[16]ER 5[16]處理器于 2004 年 4 月發(fā)布。在體系結(jié)構(gòu)上，POWER 5 處ER 4 處理器的最大改進是引入了并發(fā)多線程（SMT）。圖 1 為 POOWER 5 處理器系統(tǒng)架構(gòu)。個人計算機領(lǐng)域上也已經(jīng)推出 CMP 的商業(yè)產(chǎn)品，主要有：Intel 的o, Core 2 Duo；AMD 的 Opteron 等產(chǎn)品。圖 2 分別列出 Intel，A業(yè)產(chǎn)品的大致結(jié)構(gòu)圖：

的 OMAP 最具代表性。OMAP（Open Multimedia Applications Platform，開放式體應(yīng)用平臺）[29]是 TI 公司針對移動通訊以及多媒體嵌入應(yīng)用系統(tǒng)開發(fā)的一套處理器架構(gòu)體系。它采用一種獨特的雙核結(jié)構(gòu)，把高性能低功耗的 DSP 核與控能強的 ARM 微處理器結(jié)合起來，成為一顆高度整合性 SoC。由于 OMAP 先進的結(jié)構(gòu)，其芯片運算處理能力強、功耗低，在移動通信和多媒體信號處理方面明顯優(yōu)勢。此外，OMAP 的開放式軟件架構(gòu)可保持雙內(nèi)核硬件對用戶的透明度便于編程和多功能產(chǎn)品的集成。

【參考文獻】：
期刊論文
[1]一種CMP結(jié)構(gòu)上的事務(wù)存儲編程模型設(shè)計[J]. 陳嘉,安虹,劉圓,王莉.  計算機仿真. 2007(06)
[2]OpenCMP:一個支持事務(wù)存儲模型的多核處理器模擬器[J]. 何裕南,安虹,郭銳,梁博.  計算機科學(xué). 2007(01)



本文編號：2996205