本文利用自頂向下的正向設(shè)計(jì)方法,研究使用Verilog HDL語(yǔ)言設(shè)計(jì)兼容Intel MCS-51系列單片機(jī)的外圍設(shè)備模塊。整個(gè)設(shè)計(jì)流程中,設(shè)計(jì)軟件選用Mentor公司的Modelsim編譯仿真軟件、Synplicity公司的Synplify PRO綜合軟件及Altera公司的Quartus FPGA開(kāi)發(fā)平臺(tái),在軟件開(kāi)發(fā)環(huán)境中完成單片微型計(jì)算機(jī)外設(shè)模塊的前端代碼設(shè)計(jì)、功能仿真驗(yàn)證、最終綜合于Altera公司Cyclone系列FPGA（Field Programmable Gate Array）芯片上,實(shí)現(xiàn)與Intel MCS-51完全兼容的HP-51型單片微型計(jì)算機(jī)外圍設(shè)備模塊。本文首先介紹了單片微型計(jì)算機(jī)的發(fā)展歷史、應(yīng)用方向、發(fā)展趨勢(shì)以及大規(guī)模數(shù)字集成電路一般的設(shè)計(jì)流程;接著詳細(xì)說(shuō)明了本項(xiàng)目設(shè)計(jì)的HP-51型單片微型計(jì)算機(jī)的特點(diǎn)、架構(gòu)及其指令、時(shí)序和中斷系統(tǒng),并重點(diǎn)分析說(shuō)明了該型單片微型計(jì)算機(jī)的外設(shè)模塊的功能、結(jié)構(gòu)及工作方式;然后詳細(xì)說(shuō)明了串行通信接口、定時(shí)/計(jì)數(shù)器兩個(gè)外設(shè)模塊的設(shè)計(jì)過(guò)程,并給出了外設(shè)模塊各子功能模塊的輸入輸出端口、部分HDL源代碼、詳細(xì)的模塊功能仿真波形圖和RTL級(jí)... 

【文章來(lái)源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：86 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

集成電路的典型設(shè)計(jì)流程

圖 2-1 HP-51 單片機(jī) CPU 框圖Fig.2-1 Architecture chart of HP-51 CPU個(gè)單片機(jī)的“大腦”，單片機(jī)通過(guò)它來(lái)讀取用戶程序，執(zhí)行1 個(gè) 8 位算術(shù)邏輯運(yùn)算單元 ALU，相關(guān)的 A、B、PSW 和器，數(shù)據(jù)指針寄存器等。列單片機(jī)的 I/O 端口是多功能的輸入輸出端口，共有 32 I/O 端口：分別為 port0，port1，port2 和 port3，每一個(gè)端入、輸出或作為雙向端口，并可以進(jìn)行字節(jié)或位操作。在一為特殊功能應(yīng)用。指令通過(guò)復(fù)用 port0 為地址和數(shù)據(jù)總線 每一個(gè)引腳都有一個(gè)特殊功能：兩個(gè)外部中斷輸入；兩輸入輸出的兩條線路；兩個(gè)外部時(shí)鐘信號(hào)輸入。

片機(jī)工作時(shí)序一條指令由若干個(gè)字節(jié)組成，執(zhí)行一條指令需要的時(shí)間周期就是 CPU 訪問(wèn)存儲(chǔ)器一次所需要的時(shí)間。例如，需要的時(shí)間。HP-51 單片機(jī)的一個(gè)機(jī)器周期包含 12 個(gè)S1～S6，每個(gè)狀態(tài)又分為兩拍，稱為 P1 和 P2，這樣一個(gè)為 S1P1，S1P2，S2P1,…，S6P2。在 HP-51 單片機(jī)中，周期指令。指令的運(yùn)算速度和機(jī)器周期字節(jié)數(shù)相關(guān)。令的執(zhí)行時(shí)序如圖 2-2 所示[19]：

【參考文獻(xiàn)】：
期刊論文
[1]基于VerilogHDL的UART設(shè)計(jì)[J]. 季雄,段吉海,胡媛媛,袁柯,于海生.  微計(jì)算機(jī)信息. 2006(17)
[2]基于FPGA的UART控制器的設(shè)計(jì)和實(shí)現(xiàn)[J]. 鄒杰,楊建寧.  微計(jì)算機(jī)信息. 2005(13)
[3]通用異步串行通信接口的IP核設(shè)計(jì)[J]. 梁婕,高德遠(yuǎn),張盛兵,段然.  微型電腦應(yīng)用. 2005(04)
[4]基于IP的異步通信接口UART設(shè)計(jì)及其FPGA實(shí)現(xiàn)方法[J]. 劉源,李萌,謝通,董利民,吳武臣.  電子工程師. 2005(03)
[5]基于51系列單片機(jī)的通用軟件UART的實(shí)現(xiàn)[J]. 陳曦,張濤,付少波,劉英環(huán),蒙香菊.  微計(jì)算機(jī)信息. 2005(05)
[6]MCS-51中串行口IP的設(shè)計(jì)[J]. 趙燕,胡越黎,曹家麟.  上海大學(xué)學(xué)報(bào)(自然科學(xué)版). 2003(06)
[7]一種適合SOC的時(shí)鐘控制器IP核[J]. 周宇,徐科,楊青松,孫承綬.  微電子學(xué). 2003(06)
[8]一種高速計(jì)數(shù)/定時(shí)器的實(shí)現(xiàn)[J]. 馬永杰,賈文寶,馬勝前.  蘭州大學(xué)學(xué)報(bào). 2002(04)
[9]一種通用定時(shí)器IP核的設(shè)計(jì)[J]. 漢澤西,張欣.  工業(yè)儀表與自動(dòng)化裝置. 2002(02)
[10]集成電路設(shè)計(jì)中競(jìng)爭(zhēng)問(wèn)題的研究[J]. 張衡,沈緒榜,鄒雪城.  微電子學(xué)與計(jì)算機(jī). 2001(05)



本文編號(hào)：2991562