嵌入式系統(tǒng)上的應(yīng)用程序通常具有實(shí)時(shí)性要求。同時(shí),能耗也成為了限制嵌入式系統(tǒng)發(fā)展的關(guān)鍵因素之一。與計(jì)算處理相比,嵌入式系統(tǒng)中的存儲(chǔ)訪問(wèn)消耗了更多的時(shí)間和功耗。因此,嵌入式系統(tǒng)急需高性能、低功耗的存儲(chǔ)系統(tǒng)及其相關(guān)優(yōu)化技術(shù)。近年來(lái),一些新型的非易失性存儲(chǔ)器得到了學(xué)術(shù)界和產(chǎn)業(yè)界的廣泛關(guān)注,成為了解決存儲(chǔ)系統(tǒng)性能和功耗問(wèn)題的最為引人矚目的新一代存儲(chǔ)器件。新型的非易失性存儲(chǔ)器其具有諸多優(yōu)點(diǎn),如低靜態(tài)能耗、高集成密度、抗震性好、讀取速度快,最重要的是能夠在斷電情況下保存信息。但是非易失性存儲(chǔ)器也有其弊端,如讀寫(xiě)速度不平衡、寫(xiě)能耗高、有限的擦寫(xiě)次數(shù)等問(wèn)題。本文主要研究嵌入式系統(tǒng)中非易失性存儲(chǔ)器系統(tǒng)的任務(wù)調(diào)度和數(shù)據(jù)分配,主要進(jìn)行如下三個(gè)方面的研究工作。1)本文對(duì)疇壁存儲(chǔ)器系統(tǒng)進(jìn)行任務(wù)調(diào)度和數(shù)據(jù)分配研究。首先,本文提出基于疇壁存儲(chǔ)器的便簽式存儲(chǔ)器的體系結(jié)構(gòu)模型。疇壁存儲(chǔ)器具有兩種不同類型的單元:微單元和宏單元。微單元疇壁存儲(chǔ)器的訪問(wèn)速度快,但其集成密度低。而宏單元疇壁存儲(chǔ)器具有非常高的集成密度,但是訪問(wèn)速度不固定。針對(duì)由兩類疇壁存儲(chǔ)器單元構(gòu)成的便簽式存儲(chǔ)器,本文提出減少最長(zhǎng)移動(dòng)(LMR)算法,以找到擁有高... 

【文章來(lái)源】：重慶大學(xué)重慶市 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：107 頁(yè)

【學(xué)位級(jí)別】：博士

【部分圖文】：

圖1.1片上SRAM緩存的泄漏功耗和占用芯片面積趨勢(shì)（a）泄漏功耗的百分比（b）Cache占用芯片面積的百分比

MTJree domainFixed domicro-cell DWM 器件結(jié)構(gòu) Schematic of a micro-cell2.1 所示，micro-cell e Domain）、三個(gè)晶體別存有方向相反的磁 micro-cell DWM 只能中的磁極與 MTJ 中的讀操作通過(guò) MTJ 實(shí)現(xiàn)如果需要寫(xiě)“0”，就”，則將左邊固定磁疇 MTJ 進(jìn)行的寫(xiě)操作相

SLG G G GS S S S圖2.4 Macro-cell DWM 的布局設(shè)計(jì)示意圖Fig 2.4 The layout of macro-cell DWM in SPM出的macro-cell DWM布局設(shè)計(jì)方案。圖圖，其中長(zhǎng)方形代表每個(gè) macro-cell D問(wèn)端口。這些磁帶并排放置于上層，由置于底層。每個(gè) macro-cell DWM 擁有的 macro-cell DWM 共享源線（SL）�，F(xiàn)較高的集成密度。數(shù)據(jù)訪問(wèn)情況，本章采用訪問(wèn)指令圖數(shù)據(jù)訪問(wèn)進(jìn)行進(jìn)行建模。訪問(wèn)指令圖的令圖（AIG）是一個(gè)有向圖 G=<V, E,


本文編號(hào)：2935757