發(fā)布時(shí)間：2020-12-15 12:44

　　隨著信息技術(shù)的高速發(fā)展,微電子工藝技術(shù)的不斷革新和計(jì)算機(jī)體系結(jié)構(gòu)理論的完善,嵌入式技術(shù)不斷取得新進(jìn)展,SOPC（System on Programmable Chip）作為SOC和CPLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù),集合了兩者的優(yōu)點(diǎn),成為可編程技術(shù)發(fā)展到一定階段的必然產(chǎn)物。對(duì)于嵌入式系統(tǒng)產(chǎn)品開(kāi)發(fā)來(lái)說(shuō),SOPC技術(shù)縮短了開(kāi)發(fā)周期,降低了產(chǎn)品開(kāi)發(fā)的風(fēng)險(xiǎn)。Nios II嵌入式處理器是基于SOPC技術(shù)的一個(gè)32位軟核微處理器,它是一個(gè)可變結(jié)構(gòu)、通用的RISC型嵌入式處理器。整個(gè)Nios II系統(tǒng)的設(shè)計(jì)過(guò)程充分體現(xiàn)了嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì),可重配置,面向用戶(hù),面向應(yīng)用的SOPC技術(shù)設(shè)計(jì)思想。除此之外,應(yīng)用與Nios II相關(guān)的集成開(kāi)發(fā)平臺(tái)和輔助開(kāi)發(fā)工具SOPC Builder使嵌入式設(shè)計(jì)者能非常方便地設(shè)計(jì)構(gòu)造以處理器為基礎(chǔ)的系統(tǒng),加快Nios II系統(tǒng)的設(shè)計(jì)與驗(yàn)證環(huán)節(jié)的開(kāi)發(fā)速度,對(duì)于嵌入式系統(tǒng)的產(chǎn)品開(kāi)發(fā)和應(yīng)用,提供了極具優(yōu)勢(shì)的支持。本文工作來(lái)源于武漢市科技計(jì)劃項(xiàng)目“ASIC綜合實(shí)驗(yàn)與應(yīng)用開(kāi)發(fā)系統(tǒng)研發(fā)”（項(xiàng)目編號(hào):20043007077-19）,本項(xiàng)目的設(shè)計(jì)目標(biāo)是針對(duì)本科教學(xué)過(guò)程中所涉及的計(jì)... 

【文章來(lái)源】：武漢科技大學(xué)湖北省

【文章頁(yè)數(shù)】：76 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

NiosII微處理器的結(jié)構(gòu)圖

其中帶有液晶顯示的模塊為本文主要論述的 SOPC 開(kāi)發(fā)模塊：圖 4.1 開(kāi)發(fā)平臺(tái)實(shí)物圖4.1 系統(tǒng)設(shè)計(jì)概述整個(gè)系統(tǒng)的設(shè)計(jì)可以分為三個(gè)部分，第一部分，就是硬件平臺(tái)的設(shè)計(jì)，即可以用以運(yùn)行整個(gè)系統(tǒng)的硬件部分，包含了主芯片和外設(shè)芯片以及它們之間的互聯(lián)；第二部分，是根據(jù)系統(tǒng)設(shè)計(jì)需求來(lái)定制硬件系統(tǒng)，即設(shè)計(jì)處理器軟核和相關(guān)外設(shè)的控制邏輯，完成系統(tǒng)的定制；第三部分，移植μClinux 操作系統(tǒng)，并進(jìn)行應(yīng)用程序的編制。第一部分的工作是后面兩個(gè)部分的工作的基礎(chǔ)，這里首先對(duì)第一部分工作，即硬件平臺(tái)的設(shè)計(jì)進(jìn)行闡述。在 SOPC 系統(tǒng)設(shè)計(jì)中，由于用戶(hù)可利用現(xiàn)成的 IP 核或者自行編寫(xiě)數(shù)字邏輯電路，不必按照傳統(tǒng)的微處理器系統(tǒng)“CPU+ROM+RAM+外設(shè)”的結(jié)構(gòu)來(lái)設(shè)計(jì)[25]，因此，本設(shè)計(jì)中的SOPC 開(kāi)發(fā)平臺(tái)的系統(tǒng)結(jié)構(gòu)如圖 4.2 所示，開(kāi)發(fā)板的 PCB 版圖設(shè)計(jì)利用 Altium Designer[26]工具完成，主要包括以下資源：

圖 4.7 SDRAM 控制器的配置界面在 Nios II IDE 中使用 SDRAM 非常簡(jiǎn)單，SDRAM 可以用作 Program memory 或者Read-only data memory，也可以用作 Read/write data memory，在 system library properties 中，設(shè)置 Program memory，Read-only data memory，Read/write data memory，均為 SDRAM 的名字：SDRAM_1。這樣可把所有的數(shù)據(jù)放在 SDRAM 中。各項(xiàng)配置完成以后，生成 Nios II 系統(tǒng)，并搭建系統(tǒng)電路如圖 4.8，利用 C 語(yǔ)言編寫(xiě)一個(gè)簡(jiǎn)單的 LED 顯示測(cè)試程序，通過(guò) JTAG 口將編譯生成的配置文件下載到 FPGA 中，在 IDE中 Run Hardware 進(jìn)行硬件調(diào)試，可以看到 LED 按照設(shè)計(jì)要求顯示輸出，證明系統(tǒng)運(yùn)行正常。

【參考文獻(xiàn)】：
期刊論文
[1]嵌入式系統(tǒng)軟/硬件協(xié)同設(shè)計(jì)技術(shù)綜述[J]. 熊光澤,詹瑾瑜.  計(jì)算機(jī)應(yīng)用. 2006(04)
[2]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)[J]. 唐思章,黃勇.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2005(12)
[3]基于Nios的SOPC系統(tǒng)設(shè)計(jì)以及程序引導(dǎo)[J]. 柳一村.  電子技術(shù). 2005(06)
[4]SOPC設(shè)計(jì)中的用戶(hù)自定義邏輯[J]. 方茁,陳澤文,彭澄廉.  計(jì)算機(jī)工程. 2004(17)
[5]軟硬件協(xié)同設(shè)計(jì)方法的研究[J]. 趙川,徐濤,孫曉光.  計(jì)算機(jī)工程與設(shè)計(jì). 2003(07)
[6]用戶(hù)可重構(gòu)系統(tǒng)芯片—U-SoC[J]. 李麗,何書(shū)專(zhuān),許居衍,宋宇鯤.  電子產(chǎn)品世界. 2003(Z1)
[7]SoC芯片設(shè)計(jì)方法及標(biāo)準(zhǔn)化[J]. 章立生,韓承德.  計(jì)算機(jī)研究與發(fā)展. 2002(01)
[8]關(guān)于嵌入式應(yīng)用開(kāi)發(fā)技術(shù)[J]. 蔡建平.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2001(03)



本文編號(hào)：2918288