“存儲(chǔ)墻”問題指的是處理器處理數(shù)據(jù)的速度遠(yuǎn)大于訪問內(nèi)存的速度,使得處理器與內(nèi)存之間巨大的速度差。滲透延遲容忍機(jī)制為緩和“存儲(chǔ)墻”問題提供了新思路,初步研究結(jié)果表明其對(duì)處理器內(nèi)數(shù)據(jù)傳輸性能有良好的改進(jìn)。然而現(xiàn)有的基于滲透延遲容忍和滲透技術(shù)的研究還存在不足:研究角度大多站在軟件層面;手動(dòng)控制線程和數(shù)據(jù)滲透的研究方法,不能反映處理器主動(dòng)獲取數(shù)據(jù)的特性。由此,亟需深入研究計(jì)算機(jī)體系結(jié)構(gòu),形成實(shí)現(xiàn)處理器自動(dòng)遷移數(shù)據(jù)的一般方法。為改進(jìn)此前關(guān)于滲透延遲容忍的問題,本文在分析及時(shí)局部性、滲透數(shù)據(jù)、滲透思想的基礎(chǔ)上,提出滲透流水線技術(shù)作為實(shí)現(xiàn)片上數(shù)據(jù)遷移的方法。主要工作如下。(1)提出滲透流水線技術(shù)。計(jì)算機(jī)流水線技術(shù)是指令級(jí)并行的一個(gè)方面,可以提高處理器性能。本文提出一種滲透流水線技術(shù),使用該技術(shù)可以實(shí)現(xiàn)處理器主動(dòng)遷移片上數(shù)據(jù),并將其分布在片上合適的存儲(chǔ)空間中。(2)提出滲透寄存器。滲透寄存器的使用,擴(kuò)展了片上存儲(chǔ)層次。寄存器是計(jì)算機(jī)系統(tǒng)中最快的存儲(chǔ)器件,本文將寄存器納入片上滲透存儲(chǔ)層次,我們稱之為滲透寄存器。滲透寄存器用來承接流水線遷移的數(shù)據(jù)并傳遞給CPU。本文設(shè)計(jì)并實(shí)現(xiàn)了仿真工具。在仿真工具上進(jìn)行仿真實(shí)驗(yàn)證明了使用滲透流水線和滲透寄存器方法遷移片上數(shù)據(jù)的有效性。
【學(xué)位單位】：北京交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2019
【中圖分類】：TP332
【文章目錄】：
致謝
摘要
ABSTRACT
1 引言
    1.1 背景和意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文研究?jī)?nèi)容
    1.4 論文結(jié)構(gòu)
    1.5 本章小結(jié)
2 滲透數(shù)據(jù)調(diào)配實(shí)現(xiàn)機(jī)制研究
    2.1 及時(shí)局部性和滲透數(shù)據(jù)分析
    2.2 滲透思想分析
    2.3 滲透寄存器研究
        2.3.1 滲透寄存器結(jié)構(gòu)
        2.3.2 擴(kuò)展的片上存儲(chǔ)層次
        2.3.3 滲透數(shù)據(jù)在新存儲(chǔ)層次中的調(diào)配方法
    2.4 滲透流水線研究
        2.4.1 滲透流水線與主流水線的協(xié)同工作
        2.4.2 指令相關(guān)和流水線沖突
        2.4.3 滲透流水線執(zhí)行階段
    2.5 滲透流水線和滲透寄存器優(yōu)點(diǎn)
    2.6 本章小結(jié)
3 滲透數(shù)據(jù)調(diào)配仿真工具設(shè)計(jì)
    3.1 設(shè)計(jì)方案
        3.1.1 需求分析
        3.1.2 滲透流水線仿真工具總體設(shè)計(jì)
        3.1.3 傳統(tǒng)流水線仿真工具總體設(shè)計(jì)
    3.2 指令集設(shè)計(jì)
    3.3 功能模塊設(shè)計(jì)
        3.3.1 驅(qū)動(dòng)模塊設(shè)計(jì)
        3.3.2 時(shí)鐘分頻模塊設(shè)計(jì)
        3.3.3 處理器控制模塊設(shè)計(jì)
        3.3.4 處理器模塊設(shè)計(jì)
        3.3.5 指令存儲(chǔ)器模塊設(shè)計(jì)
        3.3.6 滲透寄存器模塊設(shè)計(jì)
        3.3.7 緩存模塊設(shè)計(jì)
        3.3.8 內(nèi)存模塊設(shè)計(jì)
        3.3.9 頂層模塊設(shè)計(jì)
    3.4 本章小結(jié)
4 滲透數(shù)據(jù)調(diào)配仿真實(shí)驗(yàn)
    4.1 流水線有效性評(píng)估
    4.2 測(cè)試指令
    4.3 實(shí)驗(yàn)一:傳統(tǒng)流水線功能驗(yàn)證
    4.4 實(shí)驗(yàn)二:滲透流水線可行性證明
        4.4.1 滲透流水線階段證明
        4.4.2 滲透流水線執(zhí)行過程證明
    4.5 實(shí)驗(yàn)總結(jié)
    4.6 本章小結(jié)
5 結(jié)論
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
作者簡(jiǎn)歷及攻讀碩士學(xué)位期間取得的研究成果
學(xué)位論文數(shù)據(jù)集

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張玲;晏伯武;;嵌入式處理器和接口編程實(shí)踐教學(xué)項(xiàng)目研究[J];中國(guó)信息技術(shù)教育;2017年11期

2 鄧彬偉;黃松柏;;淺談嵌入式處理器體系結(jié)構(gòu)[J];山西電子技術(shù);2007年04期

3 周亦敏;魏洪興;;嵌入式RISC處理器體系結(jié)構(gòu)并行技術(shù)的研究[J];計(jì)算機(jī)科學(xué);2007年01期

4 岳虹;戴葵;王志英;;一種面向數(shù)字信號(hào)處理的嵌入式處理器體系結(jié)構(gòu)設(shè)計(jì)[J];計(jì)算機(jī)工程與科學(xué);2006年10期

5 毛席龍,孫志剛,盧澤新;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和設(shè)計(jì)技術(shù)研究[J];電信科學(xué);2003年10期

6 方建濱;杜琦;唐滔;陳頊顥;黃春;楊燦群;;飛騰處理器與商用處理器性能比較[J];計(jì)算機(jī)工程與科學(xué);2019年01期

7 楊征;數(shù)據(jù)處理中潛在的多處理器體系結(jié)構(gòu)和任務(wù)調(diào)度技術(shù)淺析[J];國(guó)土資源信息化;2005年02期

8 ;用于Blackfin處理器體系結(jié)構(gòu)的開發(fā)工具[J];世界電子元器件;2004年09期

9 ;新一代32位RISC體系結(jié)構(gòu)[J];電子產(chǎn)品世界;1998年Z1期

10 寇曉斌;楊琴;王亮亮;;主流處理器體系結(jié)構(gòu)與架構(gòu)發(fā)展現(xiàn)狀綜述[J];微型機(jī)與應(yīng)用;2014年16期

相關(guān)博士學(xué)位論文 前10條

1 朱琪;基于CPU&GPU融合式異構(gòu)眾核處理器的程序特征分析和性能功耗優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2016年

2 周莉;RISC/DSP處理器的結(jié)構(gòu)、微結(jié)構(gòu)設(shè)計(jì)研究[D];浙江大學(xué);2004年

3 倪曉強(qiáng);通用并行向量密碼處理器研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

4 姚英彪;高性能嵌入式RISC微處理器核設(shè)計(jì)研究[D];浙江大學(xué);2006年

5 馬士超;實(shí)時(shí)數(shù)字安全處理器研究與設(shè)計(jì)[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

6 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

7 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

8 柴志雷;Java實(shí)時(shí)性及嵌入式實(shí)時(shí)Java處理器研究[D];復(fù)旦大學(xué);2006年

9 余潔;專用指令集處理器可靠性評(píng)估技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

10 陽(yáng)曄;面向嵌入式處理器的代碼壓縮研究[D];浙江大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 鮑賀賀;單核處理器片上滲透數(shù)據(jù)調(diào)配實(shí)現(xiàn)機(jī)制研究[D];北京交通大學(xué);2019年

2 秦翔;面向軟件優(yōu)化的處理器微架構(gòu)測(cè)試集研究與設(shè)計(jì)[D];西安電子科技大學(xué);2018年

3 林軍;面向可擴(kuò)展處理器的自定義指令自動(dòng)識(shí)別方法[D];遼寧工程技術(shù)大學(xué);2018年

4 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

5 劉丹;眾核處理器的訪存優(yōu)化及分析[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

6 劉天揚(yáng);基于缺陷成團(tuán)效應(yīng)的眾核處理器核級(jí)冗余拓?fù)渲貥?gòu)算法研究[D];東華大學(xué);2017年

7 辛思達(dá);面向粗粒度動(dòng)態(tài)可重構(gòu)處理器的通用領(lǐng)域算法實(shí)現(xiàn)與優(yōu)化[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

8 關(guān)洪濤;面向32位嵌入式微處理器體系結(jié)構(gòu)的OpenGL ES實(shí)現(xiàn)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2009年

9 唐國(guó)粟;面向多核向量X-DSP處理器AES設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

10 張斌;多核系統(tǒng)中通用浮點(diǎn)處理器的研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2017年

本文編號(hào)：2893209