本論文研究?jī)?nèi)容來(lái)自西北工業(yè)大學(xué)航空微電子中心所承擔(dān)的某預(yù)研課題，以參與的32位嵌入式微處理器“龍騰R2”的設(shè)計(jì)工作為基礎(chǔ)，設(shè)計(jì)并實(shí)現(xiàn)了基于雙端口RAM的數(shù)據(jù)Cache，該Cache應(yīng)用于“龍騰R2”微處理器，能夠?qū)崿F(xiàn)數(shù)據(jù)同步偵聽(tīng)，提高多機(jī)環(huán)境下處理器的性能；并在雙端口RAM基礎(chǔ)上，對(duì)多端口數(shù)據(jù)Cache進(jìn)行研究，提出一個(gè)16端口數(shù)據(jù)Cache的實(shí)現(xiàn)方案。 作者的主要工作如下： 1．對(duì)“龍騰R2”微處理器體系結(jié)構(gòu)和雙端口RAM特性進(jìn)行了分析，在此基礎(chǔ)上，設(shè)計(jì)并實(shí)現(xiàn)了適應(yīng)PowerPC指令集系統(tǒng)結(jié)構(gòu)的雙端口數(shù)據(jù)Cache，并應(yīng)用于“龍騰R2”微處理器中，經(jīng)仿真分析，其功能和PowerPC750完全兼容。 2．研究了“龍騰R2”數(shù)據(jù)Cache一致性協(xié)議，在雙端口RAM基礎(chǔ)上，實(shí)現(xiàn)了“龍騰R2”數(shù)據(jù)Cache的同步偵聽(tīng)操作，解決了“龍騰R2”微處理器在多機(jī)系統(tǒng)下高速緩存一致性帶來(lái)的沖突問(wèn)題。 3．研究了目前流行的驗(yàn)證技術(shù)，總結(jié)出了一套適用于“龍騰R2”特性的驗(yàn)證方法。構(gòu)建仿真驗(yàn)證平臺(tái)，采用直接測(cè)試和隨機(jī)測(cè)試的方法完成雙端口數(shù)據(jù)Cache的驗(yàn)證，代碼覆蓋率和功能覆蓋率都達(dá)到了100％。 4．對(duì)雙端口數(shù)據(jù)Cache進(jìn)行擴(kuò)展研究，設(shè)計(jì)了一個(gè)16端口數(shù)據(jù)Cache，與單端口實(shí)現(xiàn)的16端口數(shù)據(jù)Cache相比，數(shù)據(jù)Cache平均訪問(wèn)時(shí)間降低了20％左右，且硬件實(shí)現(xiàn)相對(duì)簡(jiǎn)單，占用芯片面積少。 本文設(shè)計(jì)的基于雙端口RAM的數(shù)據(jù)Cache應(yīng)用到“龍騰R2”微處理器芯片中，該芯片目前已經(jīng)流片成功，并通過(guò)了實(shí)時(shí)監(jiān)控程序和嵌入式操作系統(tǒng)VxWorks的測(cè)試，其指令集和接口時(shí)序與PowerPC750處理器完全兼容。
【學(xué)位單位】：西北工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2007
【中圖分類(lèi)】：TP332
【部分圖文】：

而如果保持Cache的路數(shù)一定，那么就會(huì)導(dǎo)致Cache的組數(shù)減少，從而容量缺失增加。圖2一3所示是在文獻(xiàn)129]中，不同cache容量情況下，缺失率和行大小之間的關(guān)系。由這個(gè)圖可以明顯地得出，在增大Cache行大小的過(guò)程中，首先缺失率會(huì)隨著Cache行大小的增加而減少，達(dá)到一定的程度以后，如果繼續(xù)增加Cache行大小，Cache的缺失率就會(huì)上升。缺失率較低的情況是在行大小為32或64處。圖2一3五種不同容量Cache的缺失率和行大小的關(guān)系文獻(xiàn)130烤旨出數(shù)據(jù)cache的行大小應(yīng)該是傳輸數(shù)據(jù)塊大小的一倍或者兩倍，“龍騰咫”采用總線(xiàn)60x支持32字節(jié)的突發(fā)式傳送

一一二二二.二二二.二二留獸粵二個(gè)地址和某一特定的數(shù)據(jù)輸入輸出(1/0)端口相連的。通用的SRAM陣列和它的外圍電路如圖2一7所示，由二維實(shí)際存儲(chǔ)單元構(gòu)成。對(duì)小型存儲(chǔ)器，每行可存儲(chǔ)一個(gè)數(shù)據(jù)字(對(duì)于更大的存儲(chǔ)器一行可存多個(gè)數(shù)據(jù)字)。呼呼督黔 黔 嘟嘟嘟嘟 嘟嘟竄 竄一…贏 贏 贏協(xié)燕甲一有尸尸，，，州龔勝:一 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;臀 臀 ......比 ::::::::::二濘叮吧尸卿鄧炸醉卿介介 介一…器澳 澳、、、 、、 、、爪二”，寫(xiě)拼魷戶(hù) 戶(hù) 戶(hù) 戶(hù) lllllllll叮:_護(hù).止、 、 、 、卜卜山山提列地址譯碼器 器 內(nèi)內(nèi)部時(shí) 時(shí) 時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí)時(shí) 時(shí)電源 源鐘鐘 鐘 鐘鐘鐘鐘鐘鐘鐘鐘鐘鐘鐘鐘鐘 鐘開(kāi)關(guān) 關(guān)列 列 列列地址寄存器 器 器 器圖2一 7SRAM結(jié)構(gòu)框圖一個(gè)簡(jiǎn)單的CMOS一SRAM單元由兩個(gè)交叉禍合的反相器構(gòu)成，兩個(gè)訪問(wèn)晶體管和這兩個(gè)反相器連接作為互補(bǔ)的位線(xiàn)，如圖2一8所示。位線(xiàn)O位線(xiàn)1二GND圖2一 8SRAM存儲(chǔ)單元執(zhí)行讀操作時(shí)，位線(xiàn)(hithne)被預(yù)充電到某一值(例如VDD)

較結(jié)果的命中信號(hào)和訪問(wèn)類(lèi)型控制數(shù)據(jù)的操作。幾gRAM也是雙端口的，每個(gè)端口都有一套獨(dú)立的譯碼電路、讀寫(xiě)電路、比較電路和命中指示電路，彼此之間功能獨(dú)立，其邏輯結(jié)構(gòu)如圖3一6所示。來(lái)自MNIU20位月癱獲第第彝路之奢位 位位第I路辛琴位 位位第娜歡位 位衰衰巍數(shù)據(jù) 據(jù)據(jù)嘛數(shù)據(jù) 據(jù)據(jù)飯點(diǎn)數(shù)據(jù) :::嚼嚼墓墓 墓通夕撰琢紐 -----顧現(xiàn)龔 龔 龔補(bǔ)渭贅……理 理 理理灌舞 舞 舞架稼器澳 澳 澳 澳判判斷選選 選·癸吐斷選選 擇 擇 擇 擇 擇 擇 圖3一6命中判斷邏輯命中邏輯完成的功能:1、若是Load、Store和Cache控制操作，判斷是否在Cache命中，還要根據(jù)當(dāng)前訪問(wèn)的類(lèi)型、命中情況、Cache的控制標(biāo)志以及當(dāng)前的MEI狀態(tài)產(chǎn)生新的MEI狀態(tài)等。2、判斷偵聽(tīng)是否命中。3.2.4存儲(chǔ)單元的實(shí)現(xiàn)對(duì)于數(shù)據(jù)Cache的DataRAM部分而言，每一路是深度為128，寬度為256(32個(gè)字節(jié))的結(jié)構(gòu)。用8個(gè)256x128SRAM實(shí)現(xiàn)數(shù)據(jù)Cache的DataRAM，讀操作需要兩拍，讀出后拼接成256的數(shù)據(jù)。寫(xiě)DataRAM時(shí)，也需要兩拍完成。DataRAM的結(jié)構(gòu)組成如圖3一7所示。數(shù)據(jù)Cache的8路組相聯(lián)結(jié)構(gòu)
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 游夏;嵌入式多機(jī)交叉調(diào)試器的設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2008年

2 胡濤;面向存儲(chǔ)器完整性驗(yàn)證的Cache設(shè)計(jì)[D];華中科技大學(xué);2011年

本文編號(hào)：2888374