發(fā)布時間：2020-11-16 02:40

　　 本文就一個基于數(shù)字信號處理器DSP的嵌入式導(dǎo)航系統(tǒng)完成設(shè)計與實現(xiàn)。首先，分析了TMS320C6713DSP的芯片結(jié)構(gòu)和開發(fā)實例，對系統(tǒng)核心處理器外圍電路進行了研究，并具體在DSP/BIOS下完成了外部存儲器接口EMIF、開關(guān)中斷以及鎖相環(huán)PLL等軟件環(huán)境的初始化。 系統(tǒng)中對各部件的譯碼和數(shù)據(jù)交互以及與片外設(shè)備間串行數(shù)據(jù)傳輸?shù)目刂平杂涩F(xiàn)場可編程門陣列FPGA完成。根據(jù)所選XC3S200AN-4FT256FPGA的結(jié)構(gòu)特點，通過FPGA與DSP交互接口的設(shè)計，實現(xiàn)了這一DSP+FPGA的整體架構(gòu)，并依此設(shè)計了智能串口模塊，將串口協(xié)議及附加的緩沖功能整合到FPGA內(nèi)部，擴展了核心處理器的串行數(shù)據(jù)接口，使系統(tǒng)得以支持8路串行通道的全雙工數(shù)據(jù)傳輸(2路RS-232，6路RS-422)。特別地，在各通道數(shù)據(jù)接收方面，通過移植的IP軟核實現(xiàn)對串行數(shù)據(jù)的智能控制，使各通道不僅具有1024字節(jié)的緩沖，而且能對外設(shè)傳來的原始數(shù)據(jù)進行一定程度的分析和預(yù)處理，包括對數(shù)據(jù)幀“拆包”提取關(guān)鍵數(shù)據(jù)，過濾當前無效數(shù)據(jù)，以及根據(jù)實際功能需要對某些數(shù)據(jù)進行初步整合等一系列智能操作，為系統(tǒng)處理數(shù)據(jù)提供了更大的便利。 最后對FPGA實現(xiàn)的各模塊進行了仿真驗證和功能測試。
【學位單位】：西安電子科技大學
【學位級別】：碩士
【學位年份】：2011
【中圖分類】：TN791;TP368.1
【部分圖文】：

第二章 系統(tǒng)總體架構(gòu)設(shè)計 第二章 系統(tǒng)總體架構(gòu)設(shè)計統(tǒng)設(shè)計實現(xiàn)基于 FPGA 智能串口模塊。DSP 作為整個系塊和片外設(shè)備進行數(shù)據(jù)交互。本章就這樣的功能逐步提過程，引出了當前設(shè)計方案的原因及優(yōu)勢，進一步地，詳細介紹。式計算機系統(tǒng)采用 DSP[1]作為核心處理器，處理來自 155量輸入輸出模塊的數(shù)據(jù)，并通過串口擴展模塊與諸多片成系統(tǒng)功能。系統(tǒng)的總體構(gòu)架如圖 2.1 所示。

圖 2.2 DSP 及其外圍電路h 實現(xiàn)無縫接口[4]。與本文設(shè)計相關(guān)的接口設(shè)計見 3.4.2 小節(jié)。2.1 串口模塊的架構(gòu)系統(tǒng)是應(yīng)用于航空航天的嵌入式導(dǎo)航控制系統(tǒng)，DSP 芯片因其力成為本系統(tǒng)核心數(shù)據(jù)處理器的不二選擇。然而同所有微處理較為有限，要使系統(tǒng)能處理來自高度表、氣壓表、GPS 等諸多數(shù)據(jù)，必須進行相應(yīng)的數(shù)據(jù)串并轉(zhuǎn)換且對其串行數(shù)據(jù)接口進行根據(jù)實際需要還應(yīng)為串行通道提供一定的緩沖，以保證系統(tǒng)穩(wěn)工作就是針對這樣的串口功能模塊完成相關(guān)的設(shè)計與實現(xiàn)。演變

圖 2.3 采用 16C554 完成的串口模塊設(shè)計方案串行數(shù)據(jù)通道提供最大 256 字節(jié)的數(shù)據(jù)緩沖，于是如圖 2.3 所示：用雙端口 RAM接充當這樣的數(shù)據(jù)緩沖區(qū)，雙端口 RAM 容量 8KB，可為每路串口提供收發(fā)高低通 256 字節(jié)的緩沖。另加一個單片機來管理整個串口模塊的數(shù)據(jù)收發(fā)過程，如圖 2，DSP 先將待發(fā)送的數(shù)據(jù)寫入雙端口 RAM 該路的發(fā)送高通道，然后由單片機將整據(jù)從雙端口 RAM 的該通道中讀出，并拆成最大 16 字節(jié)的小數(shù)據(jù)包，交由負責相應(yīng)的 16C554 發(fā)送。每路的高低通道交替操作，避免 DSP 和單片機同時訪問同一存儲。接收過程類似，單片機將 16C554 轉(zhuǎn)成的并行數(shù)據(jù)寫入雙端口 RAM 相應(yīng)的數(shù)據(jù)通道，湊滿最大 256 字節(jié)的整幀后再由 DSP 讀走。其中雙端口 RAM 采用 IDT70V0。接收高通道接收低通道發(fā)送高通道發(fā)送低通道
【參考文獻】

相關(guān)期刊論文 前10條

1 郭在華;何建新;;基于TMS3206C6701高速浮點DSP的EMIF接口電路設(shè)計[J];成都信息工程學院學報;2006年05期

2 張輝 ,胡廣書;DSP的特點、發(fā)展趨勢與應(yīng)用[J];電子產(chǎn)品世界;2004年09期

3 宋一鳴,謝煜,李春茂;基于FPGA的SDRAM控制器設(shè)計[J];電子工程師;2003年09期

4 林培杰;王靈芝;黃春暉;;基于FPGA的串口與外部SDRAM通信的電路設(shè)計[J];國外電子測量技術(shù);2006年01期

5 劉承;劉向東;李黎;;RS-422串口通信在DSP中的設(shè)計與應(yīng)用[J];工業(yè)控制計算機;2006年03期

6 齊韡,吳穹;利用TL16C554實現(xiàn)多路串口通信[J];航空電子技術(shù);2005年03期

7 劉小芳,曾黃麟,呂炳朝;單片機的多串口擴展技術(shù)的設(shè)計[J];計算機測量與控制;2004年11期

8 楊恒;王召巴;;高速模數(shù)轉(zhuǎn)換器與TMS320C6000 DSP接口的FIFO實現(xiàn)[J];科技情報開發(fā)與經(jīng)濟;2006年16期

9 韓德紅;張顯才;李向東;;基于FPGA的串口控制器設(shè)計與實現(xiàn)[J];空軍雷達學院學報;2008年02期

10 閆鴻慧,宋世凌,梁計春;雙DSP系統(tǒng)串口擴展研究[J];世界電子元器件;2001年08期

本文編號：2885521