隨著嵌入式應用日新月異,高性能低功耗的嵌入式處理器是未來嵌入式系統(tǒng)的重要需求。超標量技術(shù)通過單周期多指令并行發(fā)射、執(zhí)行和退休,有效提升處理器性能,已成為當前高端嵌入式處理器技術(shù)發(fā)展的新趨勢。本文重點研究超標量嵌入式處理器若干高性能低功耗關(guān)鍵技術(shù),主要研究內(nèi)容和創(chuàng)新點包括: 1、無延時分支預測和低功耗分支折合機制。提出了一種通過全局預測歷史索引分支歷史表的無延時分支預測方法,解決超標量流水線全局分支歷史別名問題。根據(jù)短循環(huán)取指特性提出基于指令緩沖區(qū)中已發(fā)射指令回收利用的循環(huán)分支折合技術(shù)。在出現(xiàn)循環(huán)分支時從動態(tài)開辟的指令回收區(qū)內(nèi)回收循環(huán)體指令,消除分支性能損失并降低取指功耗。 2、具有快速退休功能的非阻塞投機亂序執(zhí)行機制。動態(tài)分配保留站的非阻塞發(fā)射機制解決數(shù)據(jù)相關(guān)性對指令發(fā)射的影響。基于投機標志的亂序執(zhí)行方法消除控制相關(guān)性對流水線阻塞,并在分支預測錯誤時快速恢復指令預取現(xiàn)場補償性能損失。通過一種由運算單元控制寄存器回寫的快速退休機制,解決長延時指令執(zhí)行對主流水線退休的阻塞。 3、片上存儲器高性能低功耗技術(shù)。提出指令Cache行內(nèi)訪問低功耗模式和后向分支跳轉(zhuǎn)下的低功耗技術(shù)�；谠L問請求緩沖的非阻塞流水線技術(shù)解決數(shù)據(jù)Cache訪問沖突。在SPM設(shè)計中,引入兩種工作模式、提出處理器和DMA任務級并行機制及SPM擴展方法。并在SPM基礎(chǔ)上實現(xiàn)快速硬件堆棧,支持程序無縫切換。 4、通用協(xié)處理器擴展技術(shù)。通用協(xié)處理器指令實現(xiàn)基本指令集到擴展指令集的信息交互,解決16位指令集擴展難題。進一步提出了同步和異步工作模式、非精確異常下指令級并行技術(shù)和支持優(yōu)先級的中斷響應機制等優(yōu)化方法。 5、基于數(shù)據(jù)通路不可觀察性(ODC)的RTL級門控時鐘優(yōu)化算法。在門控條件提取算法中引入總線和短路徑計算模型,有效降低運算負荷。在門控時鐘綜合算法中,引入通路ODC概率作為門控邏輯綜合的重要依據(jù),優(yōu)先優(yōu)化門控概率高的數(shù)據(jù)通路,提高門控網(wǎng)絡(luò)的效率。 6、提出了面向?qū)ο蟮奶幚砥鲿r鐘精確模型設(shè)計方法,將流水線建模為結(jié)構(gòu)與功能模型,通過結(jié)構(gòu)模型對功能模型的調(diào)度實現(xiàn)快速重構(gòu),高效支持流水線設(shè)計空間搜索。在此基礎(chǔ)上進一步提出了通過時間域和空間域仿真壓縮加速SoC功能驗證的處理器快速仿真模型設(shè)計方法。 本文提出的關(guān)鍵技術(shù)對于超標量嵌入式處理器提升性能、降低功耗、增加擴展能力等方面具有積極的作用。
【學位單位】：浙江大學
【學位級別】：博士
【學位年份】：2009
【中圖分類】：TP368.1
【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 研究背景與意義
    1.2 嵌入式處理器發(fā)展現(xiàn)狀及關(guān)鍵技術(shù)
        1.2.1 ARM系列嵌入式處理器及其關(guān)鍵技術(shù)
        1.2.2 MIPS系列嵌入式處理器及其關(guān)鍵技術(shù)
        1.2.3 Xtensa系列嵌入式處理器及其關(guān)鍵技術(shù)
    1.3 嵌入式處理器技術(shù)發(fā)展趨勢
        1.3.1 超標量技術(shù)
        1.3.2 超長指令字技術(shù)
        1.3.3 多線程技術(shù)
    1.4 論文的技術(shù)路線
    1.5 論文的研究基礎(chǔ)
    1.6 論文研究內(nèi)容和組織結(jié)構(gòu)
第2章 無延時分支預測與基于指令回收的分支折合
    2.1 無延時的分支預測技術(shù)設(shè)計研究
        2.1.1 分支預測的相關(guān)研究
        2.1.2 分支預測在超標量流水線中遇到的問題
        2.1.3 無延時分支預測機制
    2.2 基于指令回收的分支折合技術(shù)設(shè)計研究
        2.2.1 分支折合技術(shù)的相關(guān)研究回顧
        2.2.2 基于指令回收的循環(huán)分支折合
        2.2.3 動態(tài)自適應指令回收窗口
        2.2.4 循環(huán)分支折合的盲區(qū)檢測
        2.2.5 循環(huán)分支折合對性能的提升
    2.3 本章小結(jié)
第3章 基于投機的亂序執(zhí)行機制的設(shè)計研究
    3.1 超標量流水線沖突問題分析
    3.2 傳統(tǒng)硬件投機執(zhí)行機制回顧
    3.3 基于動態(tài)保留站分配的非阻塞發(fā)射機制
    3.4 基于投機標志的亂序執(zhí)行機制
    3.5 快速退休機制
    3.6 本章小結(jié)
第4章 片上存儲器及硬件堆棧設(shè)計研究
    4.1 低功耗指令Cache
    4.2 非阻塞數(shù)據(jù)Cache
    4.3 片上高性能低功耗SPM及可擴展技術(shù)
    4.4 基于SPM的高性能低功耗硬件堆棧
        4.4.1 數(shù)據(jù)堆棧編程模型
        4.4.2 數(shù)據(jù)堆棧硬件框架
        4.4.3 數(shù)據(jù)堆棧兩級緩沖機制
        4.4.4 硬件返回地址棧設(shè)計
        4.4.5 實驗與分析
    4.5 本章小結(jié)
第5章 通用協(xié)處理器接口設(shè)計研究
    5.1 通用協(xié)處理器接口指令集
    5.2 協(xié)處理器接口的同步和異步工作模式
    5.3 非精確異常下的指令級并行技術(shù)
    5.4 動態(tài)可配置的協(xié)處理器中斷優(yōu)先級
    5.5 本章小結(jié)
第6章 基于門控時鐘的低功耗優(yōu)化算法研究
    6.1 數(shù)據(jù)通路低功耗相關(guān)研究
    6.2 RTL級低功耗優(yōu)化算法原理
    6.3 低功耗優(yōu)化算法實現(xiàn)
    6.4 實驗結(jié)果分析
    6.5 本章小結(jié)
第7章 時鐘精確模型及其SoC快速仿真模型研究
    7.1 面向?qū)ο蟮臅r鐘精確仿真模型設(shè)計方法
    7.2 加速SoC邏輯仿真的快速時鐘精確模型設(shè)計方法
        7.2.1 基于時間和空間仿真壓縮算法原理
        7.2.2 快速仿真模型實現(xiàn)
        7.2.3 快速仿真模型仿真結(jié)果分析
    7.3 本章小結(jié)
第8章 總結(jié)與展望
    8.1 論文研究工作總結(jié)
    8.2 今后工作的展望
參考文獻
攻讀學位期間發(fā)表/錄用的學術(shù)論文
攻讀學位期間授權(quán)的發(fā)明專利

【引證文獻】

相關(guān)博士學位論文 前2條

1 殷燎;面向SoC的IP核及嵌入式處理器功能驗證方法研究[D];浙江大學;2010年

2 陳晨;處理器條件分支指令處理關(guān)鍵技術(shù)研究[D];浙江大學;2013年

相關(guān)碩士學位論文 前6條

1 冷冰;基于路訪問軌跡和路休眠的高速緩存低功耗研究[D];浙江大學;2012年

2 鄢傳欽;基于資源重用的嵌入式處理器指令發(fā)射機制研究[D];浙江大學;2012年

3 童鼎;基于WN6102的音頻技術(shù)研究與優(yōu)化[D];杭州電子科技大學;2013年

4 陳磊;基于CK-CPU嵌入式平臺的LCD顯示驅(qū)動的開發(fā)與實現(xiàn)[D];哈爾濱工業(yè)大學;2013年

5 張榮生;基于處理器CK610的音頻解碼系統(tǒng)設(shè)計[D];哈爾濱工業(yè)大學;2013年

6 薛佳音;基于CK-CPU嵌入式平臺的Linux系統(tǒng)移植與USB驅(qū)動開發(fā)[D];哈爾濱工業(yè)大學;2012年

本文編號：2841545