為了實現(xiàn)片上系統(tǒng)芯片上對SD儲存卡的控制操作,如狀態(tài)控制、中斷控制、讀寫操作、刪除操作,同時又要滿足和APB總線通訊的功能和訪問DMA ,我們設(shè)計了一個SD儲存卡主控制器(SD Host Controller)IP,使得綜合設(shè)計部門可以將此IP整合進(jìn)系統(tǒng)芯片。 介紹了SD存儲卡規(guī)范的主要特性和SD Host Controller的設(shè)計方案。在IP驗證方面,介紹了基于VMT的SD Host Controller功能總線模型的驗證環(huán)境構(gòu)建、驗證方法和隨機命令產(chǎn)生器的編寫過程。最后給出了設(shè)計實現(xiàn)的SD Host Controller的驗證結(jié)論。
【學(xué)位單位】：上海交通大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2007
【中圖分類】：TP333
【部分圖文】：

圖 1 IP 前端設(shè)計流程同時，前期的RTL代碼仿真驗證也愈來愈重要，因為很多經(jīng)驗說明，全面的RTL代碼驗證可以及早發(fā)現(xiàn)代碼的問題，大大縮短項目開發(fā)的周期，降低設(shè)計后期的風(fēng)險。當(dāng)前，大規(guī)模ASIC芯片的前端設(shè)計流程中，其驗證主要是針對寄存器傳輸級(RTL)代碼的驗證，驗證工作量已占 60%至 70%之間，而系統(tǒng)級描述等設(shè)計工作量僅占 30%左右。由此可見，對Reuse IP的驗證工作將直接關(guān)系到這個IP的商業(yè)化前景和市場接受度。[2]當(dāng)前，大量的嵌入式系統(tǒng)都采用以 Linux 為代表的開發(fā)式操作系統(tǒng)，類似的還有 MontaVista，eCos 等。這些操作系統(tǒng)的共同優(yōu)點就是占用系統(tǒng)資源少，可作為實時操作系統(tǒng)（Real-Time OS），設(shè)計人員可以根據(jù)產(chǎn)品的功能要求來配置驅(qū)動程序的資源；另外其代碼開發(fā)的特點使得驅(qū)動程序的開發(fā)也更加快速和便捷。作為 SoC 中第 2 頁 共 69 頁

1．SD 儲存卡模式2．SPI 模式Host 可以選擇以上其中任一模式，SD 儲存卡模式允許 4 線的高速數(shù)據(jù)傳模式允許簡單通用的 SPI 通道接口， 這種模式相對于 SD 模式的不足之處是數(shù)據(jù)傳輸速度。有關(guān) SD 儲存卡模式針腳定義，見表 1。

當(dāng) FIFO 里是空的時候，SD 控制器會請求 DMA 控制器將數(shù)據(jù)填入 FIFO。數(shù)據(jù)傳輸結(jié)束后，sdc_dma_req 信號終止。除此之外，將數(shù)據(jù)控制寄存器(0x1c)的第 5 比特設(shè)置到 0 也會立即終止 sdc_dma_req。圖 2 顯示了 sdc_dma_req 和 sdc_dma_ack 的握手時鐘圖。其工作原理是：sdc_dma_ack 在開始采樣前需 sdc_dma_req 于系統(tǒng)時鐘有過 2 個周期的同步。sdc_dma_req 的下拉是在 sdc_dma_ack 經(jīng)過 2 個周期的同步并且處在高電平。在 sdc_dma_req 不工作后，sdc_dma_ack 也下拉。只有當(dāng) sdc_dma_ack 任處于低電平時，sdc_dma_req 在經(jīng)過兩個周期后信號又會再拉高。

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前2條

1 李顯龍;基于SD總線的FPGA加解密算法實現(xiàn)[D];華南理工大學(xué);2012年

2 張亮;基于MTK平臺的手機系統(tǒng)備份與還原[D];上海交通大學(xué);2012年

本文編號：2832979