嵌入式軟件目前已廣泛應用于生活和工業(yè)中,硬件仿真器是一個重要的可用于運行、調(diào)試和驗證嵌入式操作系統(tǒng)和應用軟件的工具。仿真器常被要求能夠正確執(zhí)行所處理的任務,因此它肯定是高度可信的�？尚诺姆抡嫫饕蠼⒄_的模型來描述它。存儲管理單元(MMU)協(xié)處理器是微處理器中的重要組件,設計和實現(xiàn)正確可靠的MMU對于一個硬件仿真器來說尤為必要。 本文介紹ARM926EJ-S微處理器的硬件結構及原理,重點介紹了MMU協(xié)處理器的硬件結構、MMU所訪問的緩存結構和MMU的事務處理過程。在此基礎上,對MMU訪問的緩存硬件TLB、Cache和WriteBuffer進行建模,用于描述其結構組成和屬性。然后對MMU的事務處理過程分別建立基于組件的模型和基于有限狀態(tài)機的模型,事務處理包括錯誤檢查過程、地址轉換過程、加載指令過程、讀數(shù)據(jù)過程和寫數(shù)據(jù)過程等。而錯誤檢查過程又包括了地址對齊錯誤檢查、轉換錯誤檢查、域錯誤檢查和權限錯誤檢查�；诮M件的模型很好地描述了MMU事務的組件構成和體系結構,而基于有限狀態(tài)機的模型詳細地描述了MMU事務被處理時的狀態(tài)遷移和遷移條件。 利用所建立的基于組件的模型和基于有限狀態(tài)機的模型,最后對MMU協(xié)處理器模塊進行算法的設計和實現(xiàn),然后把所實現(xiàn)的MMU模塊應用于硬件仿真器中進行測試。測試實驗表明,所建立的存儲管理單元模型是正確可用的,所達到的效果與實際硬件的效果類似。
【學位單位】：電子科技大學
【學位級別】：碩士
【學位年份】：2011
【中圖分類】：TP368.1;TP391.9
【部分圖文】：

應用于全存儲管理的多任務應用程序領域。它存、靈活的大小指令、緊密耦合內(nèi)存（TCM點。ARM926EJ-S 微處理器提供了單獨指令多層 AHB 的系統(tǒng)。它可執(zhí)行 ARMv5TEJ 指 32 位乘法器，可進行單周期 MAC 運算，以信號處理應用程序的性能并支持 Thumb 技術S 微處理器作為入門級處理器，支持完整版操Symbian。主要定位在多任務應用上，支持全點。支持高效執(zhí)行 Java 指令代碼，在沒有關聯(lián)一樣的 Java 性能。ARM926EJ-S 微處理器還支硬件的調(diào)試功能。ARM926EJ-S 微處理器主要系統(tǒng)和嵌入式系統(tǒng)等領域。圖 2-1 描述了 A結構[15]。

MU 中的一個附加硬件，在微處理器的CPU 只看到的是虛擬地址（Virtual AdModified VirtualAddress，MVA）和物理器中，當切換到進程 ID 值不為 0 的換將會發(fā)生。快速上下文切換硬件檢測轉換虛擬地址 MVA。達 MMU 之前，F(xiàn)CSE 利用 CP15 C13 寄 為當前進程所在進程空間塊的編號，的是為了減少切換進程時的代價，因而不進行上述處理的話，當進行進程切映射。這樣就意味著需要重建頁表、使 價非常大。

先給出 MMU 總體事務流程框圖來描述 MM CPU 訪問存儲器操作的主要流程。圖 2-5 給出了 M 2-2 給出了每個操作過程的定義。表 2-2 MMU 操作過程標號定義 操作過程定義CPU 向 FCSE 提供虛擬地址，F(xiàn)CSE 計算得到轉換FCSE 向 MMU 提供轉換虛擬地址CPU 向 MMU 提供數(shù)據(jù)，也就是寫數(shù)據(jù)過程CPU 從 MMU 獲取數(shù)據(jù)，也就是讀數(shù)據(jù)過程MMU 從 ICache 中加載指令指令未在 ICache 中命中時從外部存儲器中加載并MMU 把數(shù)據(jù)寫到 DCache 中MMU 從 DCache 中讀取數(shù)據(jù)MMU 把數(shù)據(jù)寫到 WriteBuffer 中MMU 把 WriteBuffer 中緩存的數(shù)據(jù)寫回到外部存MMU 直接把數(shù)據(jù)寫到外部緩存或者從外部緩存讀

【參考文獻】

相關期刊論文 前3條

1 陳付龍;樊曉椏;;嵌入式系統(tǒng)建模理論與方法[J];計算機工程與應用;2009年13期

2 吳貞海;劉福巖;;基于快速上下文切換擴展的快速地址空間切換[J];計算機工程;2010年10期

3 李瑛,高德遠,張盛兵,樊曉椏;32位RISC中存儲管理單元的設計[J];西北工業(yè)大學學報;2004年03期

相關碩士學位論文 前6條

1 楊斌;嵌入式軟件仿真開發(fā)平臺運行環(huán)境的設計與實現(xiàn)[D];電子科技大學;2006年

2 陳實;嵌入式軟件仿真開發(fā)平臺的設計與實現(xiàn)[D];電子科技大學;2007年

3 張冰淳;64位高性能微處理器中存儲管理單元的研究與實現(xiàn)[D];同濟大學;2007年

4 代明;安全微處理器存儲控制單元的研究與設計[D];華北電力大學（北京）;2008年

5 王宏宇;ARM32位處理器存儲器管理單元系統(tǒng)級仿真模型的研究[D];華北電力大學（北京）;2009年

6 蔡珊;嵌入式32位RISC處理器中存儲管理單元的研究與設計[D];西安電子科技大學;2009年

本文編號：2810107