發(fā)布時間：2020-08-21 06:22

【摘要】： 內(nèi)存控制器是影響計算機系統(tǒng)內(nèi)存與CPU之間數(shù)據(jù)交換的重要部件之一。內(nèi)存控制器決定著計算機系統(tǒng)內(nèi)存的最大容量、BANK數(shù)量、類型、速度、顆粒數(shù)據(jù)深度和數(shù)據(jù)寬度等重要參數(shù),并以自動化的方式處理CPU對存儲器的訪問請求。內(nèi)存控制器的速度和效率,對計算機系統(tǒng)的整體性能有較大影響。因此,研究內(nèi)存控制器的IC設計和驗證關鍵技術(shù),具有重要的研究意義和應用價值。 本文選取一款應用于嵌入式SRAM存儲系統(tǒng)的SRAM控制器為研究對象,根據(jù)SRAM控制器和訪問SRAM的微引擎設計規(guī)范,對SRAM控制器的主要功能和先進性做了深入研究,重點分析了控制器內(nèi)部的處理訪問命令的功能劃分和子電路的工作過程,完成了SRAM訪問指令的機器碼格式分析,并提出了一套適用于固定長度指令集的分析方法。 在SRAM控制器的門級網(wǎng)表基礎上,根據(jù)門級網(wǎng)表驗證的特殊性,在驗證平臺設計過程中采用多項新技術(shù),提出一套了高效的、可移植性較好的驗證方案,并采用基于模擬的驗證方法,對SRAM控制器的網(wǎng)表電路進行了驗證。 本文應用微引擎匯編指令仿真環(huán)境運行SRAM訪問指令并歸納了指令的機器碼格式,利用Hspice仿真軟件分析部分網(wǎng)表電路的功能,在NC-Verilog硬件描述語言仿真環(huán)境中運行網(wǎng)表的驗證平臺代碼,從而對SRAM控制器網(wǎng)表的功能進行驗證,得到結(jié)果與設計規(guī)范一致。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2009
【分類號】：TP333.1

【參考文獻】

相關碩士學位論文 前1條

1 程良奇;通用存儲器控制器VLSI設計關鍵技術(shù)的研究與實現(xiàn)[D];國防科學技術(shù)大學;2004年

本文編號：2799041