【摘要】：ARM CA5系列處理器是智能手機(jī)基帶芯片中的主要處理器,主要完成智能手機(jī)和基站之間的數(shù)據(jù)同步和加密解密等功能。為了降低移動(dòng)設(shè)備功耗,本文針對(duì)ARM CA5處理器開(kāi)展了相關(guān)系統(tǒng)級(jí)低功耗設(shè)計(jì)工作,主要工作包括:1)對(duì)國(guó)內(nèi)外常用的芯片低功耗方法進(jìn)行了系統(tǒng)的研究,一方面,從數(shù)字電路角度對(duì)功耗的影響因素進(jìn)行剖析;另一方面,結(jié)合公司項(xiàng)目特點(diǎn),從系統(tǒng)級(jí)分析ARM CA5系列處理器功耗的來(lái)源。2)采用動(dòng)態(tài)電壓頻率調(diào)整技術(shù),即DVFS(Dynamic Voltage Frequency Scaling),通過(guò)系統(tǒng)功耗控制單元SPCU(System Power Control Unit)來(lái)配置和管理ARM CA5系列處理器的電壓和頻率,實(shí)現(xiàn)模塊中各個(gè)內(nèi)核在不同性能水平間的動(dòng)態(tài)切換和LMU(Local Memory Unit)工作狀態(tài)的動(dòng)態(tài)調(diào)節(jié),依據(jù)“升頻先升壓,降壓先降頻”的原則有序調(diào)整ARM CA5各個(gè)內(nèi)核的供電電壓和時(shí)鐘頻率,從而完成內(nèi)核性能水平的切換,降低內(nèi)核功耗。3)針對(duì)ARM CA5內(nèi)部存儲(chǔ)模塊LMU,從工作模式方面進(jìn)行低功耗設(shè)計(jì),根據(jù)ARM CA5內(nèi)核以及其他模塊訪問(wèn)LMU的頻率來(lái)動(dòng)態(tài)切換LMU的工作模式,從而降低LMU部分的功耗。4)為了驗(yàn)證本文在ARM處理器CA5系列系統(tǒng)級(jí)低功耗設(shè)計(jì)的可行性,采用功耗仿真平臺(tái)Power Artist對(duì)設(shè)計(jì)的門電路進(jìn)行了功耗仿真。結(jié)果表明,采用DVFS技術(shù)后,ARM CA5內(nèi)核部分的功耗降低了29%。LMU的靜態(tài)功耗采用了本設(shè)計(jì)的方案后降低了60%以上。綜上,本論文的設(shè)計(jì)方法可以有效降低系統(tǒng)功耗,在一定程度可以緩解智能手機(jī)芯片的功耗問(wèn)題,具有較強(qiáng)的實(shí)踐意義。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP332
【圖文】：

在功耗組成方面，重點(diǎn)分析和研究了 CMOS 動(dòng)態(tài)和靜態(tài)以及功耗的影響因素，從而得到各個(gè)影響因素對(duì)功耗的作用。在低據(jù)芯片設(shè)計(jì)流程，從最初的系統(tǒng)級(jí)到最終的物理級(jí)進(jìn)行了分析對(duì)行比較，結(jié)合本研究課題，選擇適合本課題的低功耗技術(shù)。OS 電路功耗的組成S 電路功耗的主要來(lái)自于這兩種：靜態(tài)功耗和動(dòng)態(tài)功耗。同時(shí)，根不同，我們又將動(dòng)態(tài)功耗細(xì)分為動(dòng)態(tài)開(kāi)關(guān)功耗與動(dòng)態(tài)短路功耗[111 動(dòng)態(tài)功耗功耗一部分是由于輸入端信號(hào)的變化時(shí)，輸出端有電容充放電而動(dòng)態(tài)開(kāi)關(guān)功耗；另一部分是在輸入端信號(hào)變化的過(guò)程中，N MOS通，產(chǎn)生了從電源到地的通路，而引起的功耗損失，稱為動(dòng)態(tài)短 動(dòng)態(tài)短路功耗產(chǎn)生原理

西安電子科技大學(xué)碩士學(xué)位論文.1 中所示，當(dāng) CMOS 的輸入為非理想的階躍脈沖時(shí)，在輸入信降邊沿的瞬間，輸入端會(huì)經(jīng)過(guò) P 管和 N 管同時(shí)導(dǎo)通的電壓區(qū)路功耗。其表達(dá)式為：maxshortsc DDP t V I fsct 是短路時(shí)間，DDV 為電源供電電壓，maxI 是短路電流和充放時(shí)鐘頻率。 動(dòng)態(tài)開(kāi)關(guān)功耗產(chǎn)生原理

圖 2.3 多電源電壓結(jié)構(gòu)示意圖上圖所示，在多電源電壓結(jié)構(gòu)示意圖中，關(guān)鍵路徑的 Cache RAMS 模塊由最1.2V 供電，系統(tǒng) CPU 模塊處于 1.0V 的電壓環(huán)境下運(yùn)行，而對(duì)性能影響較小 SoC 的供電電壓為最小的 0.9V。由此，這三部分的電壓就可以單獨(dú)進(jìn)行控，實(shí)現(xiàn)電壓動(dòng)態(tài)管理。2） 實(shí)現(xiàn)技術(shù)前系統(tǒng)級(jí)的低功耗技術(shù)實(shí)現(xiàn)技術(shù)和方式有下列幾種： 固定電壓機(jī)制：為芯片中的不同模塊劃分為不同的電壓域，采用的不同壓來(lái)供電，但模塊電壓不支持電壓源切換[13]。 可切換電壓機(jī)制：根據(jù)芯片的功能，將芯片中的不同模塊設(shè)定為不同的壓域，每個(gè)模塊為單獨(dú)的電壓域，模塊的電壓支持電壓源的切換，但只是幾個(gè)設(shè)定的電壓值之間[14]。 動(dòng)態(tài)電壓和頻率調(diào)節(jié)機(jī)制 DVFS：系統(tǒng)功耗控制單元 SPCU 根據(jù) CPU工作負(fù)載狀態(tài)來(lái)動(dòng)態(tài)調(diào)節(jié)提供給 CPU 的工作電壓和時(shí)鐘頻率，電壓和

【參考文獻(xiàn)】

相關(guān)期刊論文 前5條

1 曹榮祥;;試析手機(jī)基帶芯片的低功耗研究及設(shè)計(jì)[J];電子世界;2015年15期

2 程曾;李同合;馬林;何有志;鄭曉慶;;一種降低基帶芯片功耗的時(shí)鐘策略及改進(jìn)方案[J];微電子學(xué)與計(jì)算機(jī);2012年02期

3 熊凱;譚全林;邢座程;李少青;;高性能SRAM的低功耗設(shè)計(jì)[J];微電子學(xué);2009年06期

4 封晴;章慧彬;夏光;;SRAM靜態(tài)低功耗設(shè)計(jì)[J];電子與封裝;2008年11期

5 王昌林;張勇;李東生;;CMOS集成電路功耗分析及其優(yōu)化方法[J];艦船電子工程;2006年03期

相關(guān)博士學(xué)位論文 前2條

1 蘇博;基于DVFS技術(shù)的多核處理器性能和功耗預(yù)測(cè)模型研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

2 項(xiàng)曉燕;體系結(jié)構(gòu)級(jí)Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 李沖;基帶芯片時(shí)鐘動(dòng)態(tài)電壓調(diào)頻與電路應(yīng)用實(shí)踐[D];西安電子科技大學(xué);2017年

2 浦浩;寬電壓SRAM時(shí)序控制電路的研究與實(shí)現(xiàn)[D];東南大學(xué);2016年

3 褚超強(qiáng);應(yīng)用于SoC系統(tǒng)的自適應(yīng)動(dòng)態(tài)功耗管理模塊設(shè)計(jì)[D];浙江大學(xué);2016年

4 王濟(jì)銘;SCP多核處理器芯片功耗測(cè)試與DVFS算法實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

5 王曉鳳;一款雙核SoC芯片的低功耗設(shè)計(jì)與驗(yàn)證[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

6 姚艷麗;低功耗手機(jī)基帶芯片的時(shí)鐘管理模塊的設(shè)計(jì)與驗(yàn)證[D];西安電子科技大學(xué);2014年

7 孫騰達(dá);手機(jī)基帶芯片的低功耗設(shè)計(jì)[D];西安電子科技大學(xué);2013年

8 張智勝;SoC低功耗技術(shù)的研究及在物理設(shè)計(jì)中的應(yīng)用[D];安徽大學(xué);2012年

9 張立;基于DPM和DVFS的嵌入式系統(tǒng)低功耗優(yōu)化技術(shù)研究[D];北京交通大學(xué);2012年

10 曾名志;采用功率門控技術(shù)的靜態(tài)低功耗SRAM設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2009年

本文編號(hào)：2792123