【摘要】：在大數據云服務時代,急劇增長的海量信息對數據存儲提出了新的挑戰(zhàn)。多級閃存(MLC)存儲技術利用不同電位的電荷使得閃存存儲容量得到極大提升,但在閃存存儲密度提高的同時,帶來了一些新的干擾和噪聲,降低了存儲可靠性及壽命。先進的信號處理技術和糾錯編碼技術已成為進一步改善閃存存儲可靠性的主要途徑而成為目前研究的熱點。高密度閃存信道下采用先進的信號處理技術能有效消除噪聲對閾值電壓的干擾,但現有的信道檢測及噪聲干擾消除算法很難獲取準確的編程電壓且會大大增加讀時延,從而影響了存儲系統(tǒng)總體性能。另外,LDPC碼以其優(yōu)異的糾錯性能已逐步應用到高密度閃存裝置,但現有的基于Verilog的驗證平臺在編譯碼器驗證時不能高效的完成所有待測點的功能驗證。本文以高密度NAND閃存信道信號處理為基礎,主要對信道檢測算法進行研究,并對LDPC編譯碼器進行基于VMM的驗證。主要研究內容和成果如下:(1)深入研究分析了LDPC碼設計構造算法以及置信度傳播譯碼算法,在此基礎上,在AWGN信道下對LDPC碼譯碼性能進行了仿真驗證。(2)對高密度NAND閃存信道模型及相鄰單元干擾(CCI)機理進行了分析,根據干擾統(tǒng)計分布特性,提出了一種低時延信道檢測算法,該算法能夠有效消除因CCI干擾引起的閾值電壓偏移,從而能大大改善信道檢測性能。(3)針對信道檢測時后補償干擾消除算法難以獲得相鄰單元準確編程電壓問題,本文結合相鄰單元先驗信息及譯碼后相鄰單元后驗信息,提出兩種改進的信道檢測算法。新提出的算法在保證優(yōu)異信道檢測性能的同時,能大大降低干擾消除算法的復雜度,從而獲得低延時信道檢測性能。(4)基于VMM搭建了LDPC編譯碼模塊的驗證平臺,通過對Sata3.1閃存控制器中LDPC編譯碼模塊各功能的驗證分析,結果表明該驗證平臺能高效、便捷的實現編譯碼器待測功能點的綜合驗證,從而為LDPC編譯碼模塊參數優(yōu)化提供支撐。
【學位授予單位】：廣東工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP333
【圖文】：

沒有得到足夠的重視，也沒有過多的學者對 Neal 兩人才分別獨立的發(fā)現并認識到該碼的0 的個數遠遠大于 1 的個數，因此 LDPC 碼相對來說，LDPC 碼的構造應滿足的條件如表 2- 1表 2- 1 LDPC 碼校驗矩陣滿足條件Table 2-1 LDPC Code check Matrix satisfies the conditio滿足條件每行包含 個非 0 元素（ 表示行重每列包含 個非 0 元素（ 表示列重檢驗矩陣中任兩列非 0 元素位置相同的個數和 遠遠小于碼長 n(n 表示碼長 均相同，每列的 均相同，則用（n, , ）表示用（n,k）表示這種非規(guī)則 LDPC 碼。校驗矩陣

圖 2- 4 BP 譯碼算法與大數邏輯譯碼算法性能比較-4 Performance Comparison of BP Decoding Algorithm and MLGD Decoding Algorithm章小結章主要介紹了 LDPC 碼編碼算法、譯碼算法，由仿真結果可以看出 BP 算法上稍微優(yōu)于最小和算法，大數邏輯算法性能上和 BP 和最小和算法有一定的但是 RSBI-MLGD 算法實現了復雜度和性能的一個均衡。在二元的基礎上， LDPC 碼的編譯碼算法進行了介紹。

圖 3- 1 NAND 閃存設備的存儲結構Fig.3-1 NAND flash memory device storage structureAND 閃存的存儲結構的橫切面即閃存的內部存儲結構，如圖 3- 2 rd-line）和位線（Bit-line）的交點處稱為閃存的存儲單元（cell），頁或多頁。D 閃存的存儲單元是一個帶浮柵的 CMOS 管，主要包括控制門級、級、氧化隔離層。如圖 3- 3 所示，字線從控制門級引出，位線從引出。浮柵級將存儲的電荷控制在氧化層之間，通過電荷量大小的存儲數據。

【參考文獻】

相關期刊論文 前3條

1 駱麗;程成;;采用UVM的數字抽取濾波器的驗證[J];北京交通大學學報;2014年02期

2 呂欣欣;劉淑芬;;基于SynoTPys VMM方法的FPGA驗證技術[J];計算機應用;2009年09期

3 陳輝;申敏;劉樹軍;;結合覆蓋率驅動技術的RVM驗證方法學在SOC驗證中的應用[J];微計算機信息;2006年26期

相關碩士學位論文 前6條

1 林旭f;高密度閃存信道仿真及低復雜度糾錯技術研究[D];廣東工業(yè)大學;2017年

2 夏倩;MLC NAND閃存失效模式的測試與分析[D];華中科技大學;2016年

3 周亞卓;基于VMM驗證方法學的NAND Flash控制器的驗證[D];西安電子科技大學;2016年

4 李芳苑;用于NAND閃存的LDPC碼研究[D];華南理工大學;2013年

5 丁旭;SOC系統(tǒng)中閃存控制器的設計與驗證[D];西安電子科技大學;2013年

6 溫菁;閃存存儲器中的隨機電報信號噪聲的研究[D];西安電子科技大學;2009年

本文編號：2781999