【摘要】：通信與多媒體等領(lǐng)域?qū)﹄娮赢a(chǎn)品性能、功耗、設(shè)計(jì)周期、靈活性的特定要求,決定了專用集成電路或者基于單個(gè)處理器的片上系統(tǒng)都不是很好的解決方案。而多核處理器則依靠其優(yōu)秀的性能、通用性、靈活性成為了一個(gè)理想的選擇,所以它也是當(dāng)前學(xué)術(shù)界和產(chǎn)業(yè)界的研究熱點(diǎn)。雖然已經(jīng)有了較多比較優(yōu)秀的多核處理器研究成果,不過(guò)由于多核處理器系統(tǒng)的復(fù)雜性和應(yīng)用環(huán)境的多樣性,目前還沒(méi)有出現(xiàn)一個(gè)最優(yōu)的或者統(tǒng)一的體系架構(gòu),仍然有許多內(nèi)容值得研究和探索。 本論文旨在針對(duì)通信和多媒體領(lǐng)域應(yīng)用,設(shè)計(jì)一款高性能、低功耗的多核處理器。在分析和借鑒已有的一些較優(yōu)秀的多核處理器設(shè)計(jì)的基礎(chǔ)上,論文的研究工作主要是對(duì)多核處理器的計(jì)算、通信和存儲(chǔ)這三個(gè)核心部分進(jìn)行探索和創(chuàng)新。以下是本論文的主要工作內(nèi)容： (1) SIMD-RISC處理器 本論文以MIPS324KE作為設(shè)計(jì)參考,實(shí)現(xiàn)了一款能夠部分兼容MIPS32指令集并且支持單指令多數(shù)據(jù)(SIMD)結(jié)構(gòu)的單核SIMD-RISC處理器。在通過(guò)利用數(shù)據(jù)并行性來(lái)提升處理器性能的同時(shí)也大大提高了其能量效率,實(shí)現(xiàn)了高性能和低功耗這兩個(gè)設(shè)計(jì)目標(biāo)。 (2)可配置寄存器文件 本論文對(duì)傳統(tǒng)的寄存器文件進(jìn)行了改革,采用了以寄存器組為單位的可配置寄存器文件。在無(wú)需改變指令的寬度和編碼方式的前提下,允許程序根據(jù)需要靈活配置和使用64個(gè)通用寄存器,從而大大減少處理器對(duì)外部存儲(chǔ)器的訪問(wèn)次數(shù)。這樣既可以提高處理器的運(yùn)算效率還能避免因暫存數(shù)據(jù)而引起的功耗。 (3)簇狀結(jié)構(gòu) 本論文提出了一種以簇狀結(jié)構(gòu)為基本單位的多核處理器陣列。在系統(tǒng)級(jí)架構(gòu)層面,簇狀結(jié)構(gòu)使得多核處理器具有幾何對(duì)稱和易擴(kuò)展的特性。簇狀結(jié)構(gòu)本身則實(shí)現(xiàn)了對(duì)存儲(chǔ)器資源的合理分配以及處理器核間的高效同步。 (4)混合通信方式 本文提出的多核處理器實(shí)現(xiàn)了基于片上網(wǎng)絡(luò)的數(shù)據(jù)通信(message-passing)和基于共享數(shù)據(jù)存儲(chǔ)器(shared-memory)的簇內(nèi)通信的混合通信方式。基于片上網(wǎng)絡(luò)的通信采用數(shù)據(jù)包的形式進(jìn)行數(shù)據(jù)傳遞,具有很好的靈活性,是一種全局的通信方式：基于共享存儲(chǔ)器的簇內(nèi)通信以存儲(chǔ)器訪問(wèn)帶寬為代價(jià)可有效減輕片上網(wǎng)絡(luò)的通信負(fù)荷,是一種高效的局部通信方式。 (5)基于65nm工藝的芯片實(shí)現(xiàn) 本論文在完成了多核處理器硬件RTL級(jí)設(shè)計(jì)和驗(yàn)證后,進(jìn)一步完成了芯片實(shí)現(xiàn)的工作：多核處理器采用了TSMC65納米低功耗工藝庫(kù),在芯片中實(shí)現(xiàn)了擁有兩個(gè)簇狀結(jié)構(gòu)即16個(gè)處理器陣列,芯片的面積為2935.6*3100um,共有124個(gè)管腳。根據(jù)IC Compiler的報(bào)告分析,在典型工藝角下芯片的最高時(shí)鐘頻率可達(dá)到600MHz,每個(gè)處理器節(jié)點(diǎn)的功耗約為80mw。
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類(lèi)號(hào)】：TP332
【圖文】：

圖1一2處理器性能隨時(shí)間的發(fā)展關(guān)系(引自〔3J)對(duì)于如圖卜飛這樣的嵌入式系統(tǒng)而言，由于采用的是主從結(jié)構(gòu)，所以位于核心地位的嵌入式處理器往往有可能成為系統(tǒng)的瓶頸所在。雖然嵌入式處理器的性能在不斷提升，但是近年來(lái)隨著半導(dǎo)體制造進(jìn)入深亞微米工藝后，其性能的提升速度已大大降低，如圖卜2所示。面對(duì)用戶對(duì)產(chǎn)品性能要求永無(wú)止境的增長(zhǎng)，僅僅挖掘單個(gè)處理器的性能潛力顯然己不足以提升整個(gè)嵌入式系統(tǒng)的系能并滿足用戶的要求。于是在單核處理器體系結(jié)構(gòu)繼續(xù)演進(jìn)的同時(shí)，多核處理器應(yīng)運(yùn)而生。如圖卜3所示，是一個(gè)基于共享總線的多核處理器片上系統(tǒng)在蓋個(gè)處理器性能趁近極限的情沉下，多核嵌入式系統(tǒng)能夠通過(guò)挖掘任務(wù)級(jí)并行往從而有效提升系統(tǒng)整體的性能:但是這樣的多核處理器系統(tǒng)能夠集成的處理器數(shù)據(jù)非常有限，這是因?yàn)楣蚕砜偩�的帶寬是一定的，各個(gè)處理器需要來(lái)競(jìng)爭(zhēng)私分享這一資源:過(guò)多增加系統(tǒng)中處理器的數(shù)目，只會(huì)導(dǎo)致大部分?jǐn)?shù)據(jù)因?yàn)闊o(wú)法獲得總線控制權(quán)而處于

AMBA總線:AHB+APBll圖1一l基于單核處理器的典型片上系統(tǒng)10，0001，0001002弓%/丫e盯

本文編號(hào)：2765290