晶體管測試機(jī)的嵌入式主板及其Web功能的研究和實(shí)現(xiàn)
發(fā)布時(shí)間:2020-07-17 12:08
【摘要】: 以晶體管為主的半導(dǎo)體分立器件的需求不斷增大,開發(fā)新型的半導(dǎo)體分立器件測試系統(tǒng)具有很好的科研和經(jīng)濟(jì)意義。本實(shí)驗(yàn)室與長電科技合作開發(fā)了新一代的半導(dǎo)體分立器件測試系統(tǒng),取得了較好的測試效果。本文圍繞測試機(jī)中核心主板的軟硬件再設(shè)計(jì)過程,就所涉及到的技術(shù)問題進(jìn)行了分析和研究,以便為測試機(jī)的進(jìn)一步開發(fā)和完善提供參考。 論文分析了嵌入式系統(tǒng)的應(yīng)用和研究趨勢,結(jié)合本研究室所開發(fā)的晶體管測試機(jī)的技術(shù)現(xiàn)狀,提出了新型晶體管測試機(jī)的組成方案,即采用先進(jìn)的ARM處理器,嵌入式操作系統(tǒng)uClinux,實(shí)現(xiàn)測試機(jī)系統(tǒng)的本地顯示和嵌入式Web服務(wù)器功能,以實(shí)現(xiàn)基于局域網(wǎng)的分布式測試機(jī)系統(tǒng)。 分析了實(shí)現(xiàn)這一目標(biāo)所需的關(guān)鍵技術(shù)后,在硬件方面,基于ARM S3C4510B嵌入式處理器對核心測控主板進(jìn)行重新設(shè)計(jì),包括擴(kuò)展LCD接口;結(jié)合新的微處理器的特征,利用CPLD技術(shù),對原測試機(jī)系統(tǒng)總線信號(hào)的產(chǎn)生也進(jìn)行了改進(jìn)設(shè)計(jì),提高了系統(tǒng)性能。 軟件方面,從兼容性出發(fā),沿用uClinux嵌入式操作系統(tǒng),通過適當(dāng)?shù)男薷?完成了移植工作;進(jìn)行了LCD模塊的軟件設(shè)計(jì),使系統(tǒng)具有簡單而實(shí)用的本地顯示功能;而作為本文的主要目標(biāo)之一,對嵌入式系統(tǒng)的Web服務(wù)器功能進(jìn)行了研究開發(fā),并取得了初步的成功。 論文還對實(shí)現(xiàn)以上目標(biāo)所涉及到的具體技術(shù)問題,如開發(fā)環(huán)境的建立、基于JTAG的調(diào)試、目標(biāo)板程序加載和基于宿主PC機(jī)的交叉編譯等,進(jìn)行了必要的論述。同時(shí)對uClinux環(huán)境下應(yīng)用程序的開發(fā)、運(yùn)行以及嵌入式Web服務(wù)器的實(shí)現(xiàn)進(jìn)行了具體的闡述。最后,對全文進(jìn)行了總結(jié)并對項(xiàng)目提出了展望。
【學(xué)位授予單位】:東南大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2005
【分類號(hào)】:TP331
【圖文】:
EISA 總線轉(zhuǎn)換為自定義的總線,延伸到測試主機(jī),控制整臺(tái)測試設(shè)備的運(yùn)行;在 DOS 下用C 語言編寫程序,更換或修改源代碼以實(shí)現(xiàn)不同型號(hào)產(chǎn)品的測試,并具有簡單的數(shù)據(jù)顯示及統(tǒng)計(jì)功能。這款設(shè)備可以對晶體二極管、三極管、MOS-FET,結(jié)型 FET 等十幾種分立器件的眾多電氣特性進(jìn)行中速的測試,并分檔。但是 CDS58 有其缺點(diǎn):每臺(tái)測試主機(jī)必須配備一臺(tái) PC 機(jī)作為控制用,造成資源的極大浪費(fèi),且 PC 機(jī)中的 EISA 總線正被逐漸淘汰;測試系統(tǒng)的各項(xiàng)性能指標(biāo)一般,測試工藝參數(shù)修改的靈活性較差;其工作在 DOS 環(huán)境下,不能提供基于 Windows 的圖形化操作界面,不能提供更加復(fù)雜的服務(wù)功能。JUNO 的 DTS-1000 提供了一個(gè)很好的參考目標(biāo),其采用了高性能的 32 位嵌入式處理器來搭建測控平臺(tái)并采用了總線方式進(jìn)行控制,獲得了良好的測試性能、高速的數(shù)據(jù)處理及靈活的參數(shù)設(shè)置等能力,是目前比較先進(jìn)的分立器件測試設(shè)備。但由于其測控平臺(tái)只使用了傳統(tǒng)的嵌入式方式,并沒有使用相應(yīng)的嵌入式實(shí)時(shí)操作系統(tǒng)進(jìn)行開發(fā),使得其嵌入式系統(tǒng)的性能沒有得到充足的發(fā)揮。所以在新的嵌入式技術(shù)已經(jīng)成熟的形式下,可以充分利用新的嵌入式技術(shù),縮小與國際先進(jìn)技術(shù)水平的差距,并迎頭趕上。這套新一代半導(dǎo)體分立器件測試設(shè)備采用了目前比較流行的上下位機(jī)組成的主從式控制模式,PC 機(jī)作為上位機(jī),負(fù)責(zé)工藝文件的編寫、測試結(jié)果的顯示和存儲(chǔ),采用 Windows操作界面;下位機(jī)為測試主機(jī),測試主機(jī)由基于 32 位嵌入式處理器 ColdFireMCF5272 的CPU 板和多塊功能電路板構(gòu)成,測試主機(jī)根據(jù)測試工藝要求實(shí)現(xiàn)各參數(shù)測試和測試結(jié)果上傳,上下位機(jī)采用串口通信。其測試系統(tǒng)組成和測試主機(jī)內(nèi)部結(jié)構(gòu)如圖 1.1 所示。
二章 測試系統(tǒng)方案概述及其測試機(jī)主板實(shí)現(xiàn)方案研究前期開發(fā)的測試系統(tǒng)實(shí)現(xiàn)了晶體管的測試,其中部分的設(shè)計(jì)方案可以在本應(yīng)用系統(tǒng)的中直接利用,但是這套系統(tǒng)沒有真正發(fā)揮嵌入式系統(tǒng)的網(wǎng)絡(luò)功能,也沒有實(shí)現(xiàn)測試機(jī)地自主顯示。在分析的基礎(chǔ)上,這里提出了一種新的測試系統(tǒng)的總體方案,并為實(shí)現(xiàn)目標(biāo),對測試機(jī)主板的嵌入式系統(tǒng)的實(shí)現(xiàn)方案進(jìn)行了必要的分析與選擇。1 新型測試系統(tǒng)總體方案概述這里提出的新的測試系統(tǒng)是一種基于局域網(wǎng)的分布式測試系統(tǒng),其總體方案的邏輯結(jié)圖 2.1 所示。公司局域網(wǎng)公司管理機(jī)
ROM/SRAM/FLASH組0ROM/SRAM/FLASH組1ROM/SRAM/FLASH組2ROM/SRAM/FLASH組3ROM/SRAM/FLASH組4ROM/SRAM/FLASH組5DRAM/SDRAM組00x0000000每組可占用的地址空間為16K到4M字注: 可將每個(gè)組定位在64MB地址空間的任意位置圖 3.3 S3C4510B 系統(tǒng)存儲(chǔ)器映射3C4510B 地址總線生成ARM7TDMI 采用 32 位地址總線,地址總線提供 4GB 的線性尋址空間時(shí),存儲(chǔ)系統(tǒng)忽略低 2 位 A[1:0];當(dāng)發(fā)出半字訪問信號(hào)時(shí),存儲(chǔ)系統(tǒng)以上原因,某些 ARM 系統(tǒng)在與存儲(chǔ)器接口時(shí),地址總線的連接需要 則通過一個(gè)片內(nèi)的地址總線生成部件,隱藏該過程[19]。用戶在設(shè)計(jì)系510B 的地址總線與存儲(chǔ)器的地址總線一一對應(yīng)連接即可(即 S3C451器的 A[0]對齊),其地址總線變換過程如圖 3.4 所示。
本文編號(hào):2759417
【學(xué)位授予單位】:東南大學(xué)
【學(xué)位級別】:碩士
【學(xué)位授予年份】:2005
【分類號(hào)】:TP331
【圖文】:
EISA 總線轉(zhuǎn)換為自定義的總線,延伸到測試主機(jī),控制整臺(tái)測試設(shè)備的運(yùn)行;在 DOS 下用C 語言編寫程序,更換或修改源代碼以實(shí)現(xiàn)不同型號(hào)產(chǎn)品的測試,并具有簡單的數(shù)據(jù)顯示及統(tǒng)計(jì)功能。這款設(shè)備可以對晶體二極管、三極管、MOS-FET,結(jié)型 FET 等十幾種分立器件的眾多電氣特性進(jìn)行中速的測試,并分檔。但是 CDS58 有其缺點(diǎn):每臺(tái)測試主機(jī)必須配備一臺(tái) PC 機(jī)作為控制用,造成資源的極大浪費(fèi),且 PC 機(jī)中的 EISA 總線正被逐漸淘汰;測試系統(tǒng)的各項(xiàng)性能指標(biāo)一般,測試工藝參數(shù)修改的靈活性較差;其工作在 DOS 環(huán)境下,不能提供基于 Windows 的圖形化操作界面,不能提供更加復(fù)雜的服務(wù)功能。JUNO 的 DTS-1000 提供了一個(gè)很好的參考目標(biāo),其采用了高性能的 32 位嵌入式處理器來搭建測控平臺(tái)并采用了總線方式進(jìn)行控制,獲得了良好的測試性能、高速的數(shù)據(jù)處理及靈活的參數(shù)設(shè)置等能力,是目前比較先進(jìn)的分立器件測試設(shè)備。但由于其測控平臺(tái)只使用了傳統(tǒng)的嵌入式方式,并沒有使用相應(yīng)的嵌入式實(shí)時(shí)操作系統(tǒng)進(jìn)行開發(fā),使得其嵌入式系統(tǒng)的性能沒有得到充足的發(fā)揮。所以在新的嵌入式技術(shù)已經(jīng)成熟的形式下,可以充分利用新的嵌入式技術(shù),縮小與國際先進(jìn)技術(shù)水平的差距,并迎頭趕上。這套新一代半導(dǎo)體分立器件測試設(shè)備采用了目前比較流行的上下位機(jī)組成的主從式控制模式,PC 機(jī)作為上位機(jī),負(fù)責(zé)工藝文件的編寫、測試結(jié)果的顯示和存儲(chǔ),采用 Windows操作界面;下位機(jī)為測試主機(jī),測試主機(jī)由基于 32 位嵌入式處理器 ColdFireMCF5272 的CPU 板和多塊功能電路板構(gòu)成,測試主機(jī)根據(jù)測試工藝要求實(shí)現(xiàn)各參數(shù)測試和測試結(jié)果上傳,上下位機(jī)采用串口通信。其測試系統(tǒng)組成和測試主機(jī)內(nèi)部結(jié)構(gòu)如圖 1.1 所示。
二章 測試系統(tǒng)方案概述及其測試機(jī)主板實(shí)現(xiàn)方案研究前期開發(fā)的測試系統(tǒng)實(shí)現(xiàn)了晶體管的測試,其中部分的設(shè)計(jì)方案可以在本應(yīng)用系統(tǒng)的中直接利用,但是這套系統(tǒng)沒有真正發(fā)揮嵌入式系統(tǒng)的網(wǎng)絡(luò)功能,也沒有實(shí)現(xiàn)測試機(jī)地自主顯示。在分析的基礎(chǔ)上,這里提出了一種新的測試系統(tǒng)的總體方案,并為實(shí)現(xiàn)目標(biāo),對測試機(jī)主板的嵌入式系統(tǒng)的實(shí)現(xiàn)方案進(jìn)行了必要的分析與選擇。1 新型測試系統(tǒng)總體方案概述這里提出的新的測試系統(tǒng)是一種基于局域網(wǎng)的分布式測試系統(tǒng),其總體方案的邏輯結(jié)圖 2.1 所示。公司局域網(wǎng)公司管理機(jī)
ROM/SRAM/FLASH組0ROM/SRAM/FLASH組1ROM/SRAM/FLASH組2ROM/SRAM/FLASH組3ROM/SRAM/FLASH組4ROM/SRAM/FLASH組5DRAM/SDRAM組00x0000000每組可占用的地址空間為16K到4M字注: 可將每個(gè)組定位在64MB地址空間的任意位置圖 3.3 S3C4510B 系統(tǒng)存儲(chǔ)器映射3C4510B 地址總線生成ARM7TDMI 采用 32 位地址總線,地址總線提供 4GB 的線性尋址空間時(shí),存儲(chǔ)系統(tǒng)忽略低 2 位 A[1:0];當(dāng)發(fā)出半字訪問信號(hào)時(shí),存儲(chǔ)系統(tǒng)以上原因,某些 ARM 系統(tǒng)在與存儲(chǔ)器接口時(shí),地址總線的連接需要 則通過一個(gè)片內(nèi)的地址總線生成部件,隱藏該過程[19]。用戶在設(shè)計(jì)系510B 的地址總線與存儲(chǔ)器的地址總線一一對應(yīng)連接即可(即 S3C451器的 A[0]對齊),其地址總線變換過程如圖 3.4 所示。
【引證文獻(xiàn)】
相關(guān)碩士學(xué)位論文 前1條
1 柳珍;基于ARM9的人臉檢測系統(tǒng)設(shè)計(jì)與研究[D];南昌大學(xué);2012年
本文編號(hào):2759417
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/2759417.html
最近更新
教材專著