【摘要】：在數(shù)字信號(hào)處理的應(yīng)用中,采用像DSP或ASIC等傳統(tǒng)處理器已不能滿足用戶(hù)同時(shí)在靈活性和高效性方面的要求。專(zhuān)用指令集處理器(ASIP, Application Specific Instruction set Processor),既有ASIC的高速性,又包含DSP可編程的特點(diǎn),它的這一優(yōu)點(diǎn)在許多領(lǐng)域已得到證明。ASIP的成功設(shè)計(jì),主要包括硬件功能的設(shè)計(jì)和軟件功能的設(shè)計(jì)。本文所做的工作,就是軟件功能的設(shè)計(jì),即給ASIP提供高效的匯編器。主要包括以下兩個(gè)方面的工作: 第一,針對(duì)項(xiàng)目“參數(shù)可配置RISC結(jié)構(gòu)ASIP平臺(tái)設(shè)計(jì)”,完成了其匯編器的設(shè)計(jì),具體包括用戶(hù)界面的設(shè)計(jì)和匯編功能設(shè)計(jì),該匯編器能根據(jù)用戶(hù)對(duì)ASIP不同參數(shù)的選擇,生成結(jié)構(gòu)不同的機(jī)器碼文件,且其同時(shí)具有報(bào)錯(cuò)和反匯編功能。。 第二,針對(duì)項(xiàng)目“VLIW結(jié)構(gòu)的ASIP設(shè)計(jì)”,完成了匯編器的設(shè)計(jì),通過(guò)指令的動(dòng)態(tài)調(diào)度和寄存器重命名,較好的提高了指令級(jí)的并行性。該匯編器同樣具有報(bào)錯(cuò)功能和反匯編功能。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類(lèi)號(hào)】：TP332
【圖文】：

圖 1.1ASIP 的開(kāi)發(fā)流程ASIP的幾種典型體系結(jié)構(gòu)SIP 從本質(zhì)上說(shuō)是一種專(zhuān)用微處理器，它具有一般計(jì)算機(jī)體系結(jié)構(gòu)的屬前為止，ASIP 的典型體系結(jié)構(gòu)包括：精簡(jiǎn)指令集計(jì)算機(jī) RISC(rection set computer)結(jié)構(gòu)，復(fù)雜指令集計(jì)算機(jī) CISC(complex instructiuter)結(jié)構(gòu)，超長(zhǎng)指令字 VLIW(very long instruction word)結(jié)構(gòu)和傳輸Transport Triggered Architecture)結(jié)構(gòu)[5]。本文所基于的項(xiàng)目主要是采用了 VLIW 結(jié)構(gòu)，因此將主要介紹這兩種體系結(jié)構(gòu)以及這兩種機(jī)構(gòu)的對(duì)比謂精簡(jiǎn)指令集計(jì)算機(jī) RISC 結(jié)構(gòu)，就是把用戶(hù)使用頻率高的，數(shù)量少的件實(shí)現(xiàn)。其基本特征是指令單周期執(zhí)行，一個(gè)周期內(nèi)比 CISC 結(jié)構(gòu)計(jì)算指令吞吐率，且能產(chǎn)生一個(gè)豐富的軟件系統(tǒng)。如圖 1.2 為一種經(jīng)典的

tic Logical Unit )、指令譯碼單元(Instruction Decode Unit)以及程 Memory)組成。這種結(jié)構(gòu)的主要特點(diǎn)為： 采用了改進(jìn)的哈佛體系結(jié)構(gòu)(即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器相互獨(dú)立 內(nèi)置獨(dú)立的數(shù)據(jù)地址產(chǎn)生器 DAG，可管理數(shù)據(jù)存儲(chǔ)器的操作，地址進(jìn)行譯碼； 只有一個(gè)運(yùn)算部件，ASIP 在同一時(shí)刻只能完成一個(gè)具體的執(zhí)行操 采用面向寄存器堆的結(jié)構(gòu)，這是 RISC 結(jié)構(gòu)最基本特征。通用數(shù)要用于為運(yùn)算單元提供操作數(shù)和暫存運(yùn)算結(jié)果，它是運(yùn)算單元與行數(shù)據(jù)交換的“橋梁”。進(jìn)一步提高 ASIP 的性能，研究人員在 RISC 結(jié)構(gòu)的基礎(chǔ)上，提VLIW)結(jié)構(gòu)[6]。超長(zhǎng)指令字所指的是計(jì)算機(jī)處理結(jié)構(gòu)，在這種結(jié)被放在一個(gè)超長(zhǎng)的指令字里，然后處理器再把這個(gè)超長(zhǎng)的指令字行的基本操作，同時(shí)并行對(duì)這些指令進(jìn)行操作，提高了指令執(zhí)行 的基礎(chǔ)上，圖 1.3 給出了一種基于 VLIW 結(jié)構(gòu)的典型 ASIP 體系結(jié)

【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 封勇福;專(zhuān)用指令集處理器工程化應(yīng)用研究[D];西安電子科技大學(xué);2012年

本文編號(hào)：2732887