【摘要】： 處理器是計(jì)算機(jī)系統(tǒng)最核心的部件,同步處理器在過去幾十年間獲得了突飛猛進(jìn)的發(fā)展。然而,隨著特征尺寸的不斷減小和電路規(guī)模的不斷增加,時(shí)鐘偏移、最壞速度、系統(tǒng)功耗及電磁輻射等問題日益成為同步處理器性能提高的瓶頸。因此,能較好地解決上述問題的異步處理器設(shè)計(jì)技術(shù)逐漸成為世界范圍內(nèi)的研究熱點(diǎn)。 我國(guó)的處理器設(shè)計(jì)剛剛起步,而異步處理器的設(shè)計(jì)則處于起步前的探索階段。本文針對(duì)異步RISC微處理器的設(shè)計(jì)技術(shù)進(jìn)行研究,采用自頂向下的方法設(shè)計(jì)實(shí)現(xiàn)了一款帶有Booth乘法器、桶式移位器、經(jīng)典5級(jí)帶反饋流水線、具有中斷和例外管理功能、采用四相數(shù)據(jù)綁定握手協(xié)議和匹配延遲等技術(shù)的異步RISC微處理器核。 本文完成的主要工作包括: 論文緊緊圍繞微處理器設(shè)計(jì)中具有“異步”和“RISC”特色的關(guān)鍵技術(shù)進(jìn)行研究。論文首先研究了異步電路設(shè)計(jì)原理,對(duì)握手協(xié)議、延遲模型、指示原則及馬勒流水線等進(jìn)行深入分析;然后研究了RISC單發(fā)射微處理器的特點(diǎn),重點(diǎn)研究了指令系統(tǒng)、流水線組織以及中斷和例外管理。 論文對(duì)異步微處理器的體系結(jié)構(gòu)、異步流水線結(jié)構(gòu)和異步功能單元的設(shè)計(jì)進(jìn)行了研究。論文在對(duì)異步流水線控制、死鎖、數(shù)據(jù)相關(guān)、轉(zhuǎn)移相關(guān)、中斷與例外、異步功能單元設(shè)計(jì)等關(guān)鍵問題進(jìn)行了深入研究的基礎(chǔ)上,給出了較為詳盡的設(shè)計(jì)方案。論文用異步電路硬件描述語言Balsa對(duì)所做設(shè)計(jì)進(jìn)行了建模,并完成了ASIC綜合。論文采用基于仿真的驗(yàn)證方法,從單元驗(yàn)證和結(jié)構(gòu)驗(yàn)證兩個(gè)方面,分別設(shè)計(jì)驗(yàn)證程序,對(duì)所設(shè)計(jì)的異步微處理器進(jìn)行了功能驗(yàn)證。 論文在研究、設(shè)計(jì)、建模和驗(yàn)證過程中針對(duì)出現(xiàn)的問題提出了以下一些策略或方法:論文對(duì)流水線的共有問題和異步流水線特有的新問題進(jìn)行分析,在此基礎(chǔ)上提出了一種異步流水線控制策略,該策略能對(duì)異步流水線控制問題提供較好的解決方案:針對(duì)異步電路中特有的死鎖問題,論文提出了一種建立死鎖模型的方法,通過該死鎖模型可以快速定位死鎖原因:針對(duì)RISC微處理器中所有數(shù)據(jù)相關(guān)難以考慮周全的現(xiàn)狀,論文提出了一種基于指令事件類的數(shù)據(jù)相關(guān)徹查方法,該方法既能找到所有情況的數(shù)據(jù)相關(guān),又有較小的徹查工作量;論文結(jié)合本設(shè)計(jì)的指令構(gòu)成和流水線事件的特點(diǎn),提出了一種基于指令事件類的驗(yàn)證程序生成方法,該方法具有針對(duì)性強(qiáng)、功能覆蓋率高、仿真時(shí)間短等優(yōu)點(diǎn)。 實(shí)驗(yàn)結(jié)果表明,本文設(shè)計(jì)的異步RISC微處理器核功能正確,與對(duì)應(yīng)的同步微處理器核相比,本設(shè)計(jì)既有較好的性能和擴(kuò)展性,又有較高的功率效率。
【學(xué)位授予單位】：解放軍信息工程大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP332
【圖文】：

數(shù)據(jù)輸入請(qǐng)求(前三行紅色條狀信號(hào))，但處理器中只有拉信道(接收方主動(dòng)索要數(shù)據(jù)的信道)上有索要數(shù)據(jù)的請(qǐng)求卻沒有應(yīng)答，推信道(發(fā)送方主動(dòng)發(fā)出數(shù)據(jù)的信道)上的握手和全部數(shù)據(jù)傳輸都止步不前，如圖6.5(a)所示’。圖6.5(a)發(fā)生流水線死鎖時(shí)的仿真結(jié)果‘注:由于仿真信道較多，圖中只截取了一部分信道以說明問題。這種令人十分困惑的仿真結(jié)果就是死鎖造成的。利用本文第四章提出的建立死鎖模型的方法很容易確定死鎖的具體原因:電路中的前推邏輯和異常管理邏輯造成流水線死鎖。解決辦法是在設(shè)計(jì)中加上死鎖控制單元。圖6.5(b)給出了解決流水線死鎖后的仿真結(jié)果。從圖中可以看出指令流在開始時(shí)依次進(jìn)入流水線各級(jí)，然后開始執(zhí)行。圖6.5(b)解決流水線死鎖后的仿真結(jié)果圖6.5不相關(guān)指令序列驗(yàn)證階段的仿真結(jié)果在這一階段的驗(yàn)證計(jì)劃概括如下:了所有指令的指令格式、尋址方式、指令操作、運(yùn)算結(jié)果正確;了所有指令對(duì)流水線的影響正確，包括PC值的更改、指令流的轉(zhuǎn)移、流水線的沖刷等:了處理器外部的硬件信號(hào)如interruPt、reset等功能正確;了用偽隨機(jī)序列進(jìn)行抽檢(檢查結(jié)果時(shí)指令相關(guān)性影響的結(jié)果被忽略)。根據(jù)驗(yàn)證計(jì)劃本文設(shè)計(jì)了驗(yàn)證程序，對(duì)上述的具體功能驗(yàn)證點(diǎn)進(jìn)行驗(yàn)證。在對(duì)流水線死鎖和一些設(shè)計(jì)細(xì)節(jié)上的缺陷改正之后，上述驗(yàn)證計(jì)劃中的功能驗(yàn)證點(diǎn)全部正確通過。第62少之

數(shù)據(jù)輸入請(qǐng)求(前三行紅色條狀信號(hào))，但處理器中只有拉信道(接收方主動(dòng)索要數(shù)據(jù)的信道)上有索要數(shù)據(jù)的請(qǐng)求卻沒有應(yīng)答，推信道(發(fā)送方主動(dòng)發(fā)出數(shù)據(jù)的信道)上的握手和全部數(shù)據(jù)傳輸都止步不前，如圖6.5(a)所示’。圖6.5(a)發(fā)生流水線死鎖時(shí)的仿真結(jié)果‘注:由于仿真信道較多，圖中只截取了一部分信道以說明問題。這種令人十分困惑的仿真結(jié)果就是死鎖造成的。利用本文第四章提出的建立死鎖模型的方法很容易確定死鎖的具體原因:電路中的前推邏輯和異常管理邏輯造成流水線死鎖。解決辦法是在設(shè)計(jì)中加上死鎖控制單元。圖6.5(b)給出了解決流水線死鎖后的仿真結(jié)果。從圖中可以看出指令流在開始時(shí)依次進(jìn)入流水線各級(jí)，然后開始執(zhí)行。圖6.5(b)解決流水線死鎖后的仿真結(jié)果圖6.5不相關(guān)指令序列驗(yàn)證階段的仿真結(jié)果在這一階段的驗(yàn)證計(jì)劃概括如下:了所有指令的指令格式、尋址方式、指令操作、運(yùn)算結(jié)果正確;了所有指令對(duì)流水線的影響正確，包括PC值的更改、指令流的轉(zhuǎn)移、流水線的沖刷等:了處理器外部的硬件信號(hào)如interruPt、reset等功能正確;了用偽隨機(jī)序列進(jìn)行抽檢(檢查結(jié)果時(shí)指令相關(guān)性影響的結(jié)果被忽略)。根據(jù)驗(yàn)證計(jì)劃本文設(shè)計(jì)了驗(yàn)證程序，對(duì)上述的具體功能驗(yàn)證點(diǎn)進(jìn)行驗(yàn)證。在對(duì)流水線死鎖和一些設(shè)計(jì)細(xì)節(jié)上的缺陷改正之后，上述驗(yàn)證計(jì)劃中的功能驗(yàn)證點(diǎn)全部正確通過。第62少之

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 張文婧,呂述望,劉鳴,劉振華;一種適用于分組密碼算法芯片的IP核設(shè)計(jì)研究[J];計(jì)算機(jī)工程與應(yīng)用;2002年22期

2 高玲;祝翔;李鷗;;異步處理器設(shè)計(jì)中的關(guān)鍵技術(shù)研究[J];微計(jì)算機(jī)信息;2006年08期

相關(guān)博士學(xué)位論文 前1條

1 周莉;RISC/DSP處理器的結(jié)構(gòu)、微結(jié)構(gòu)設(shè)計(jì)研究[D];浙江大學(xué);2004年

本文編號(hào)：2728672