【摘要】：多核處理器因其高性能、低功耗的顯著特點(diǎn)在嵌入式實(shí)時(shí)系統(tǒng)中的得到越來越廣泛的應(yīng)用。多核處理器雖然能夠提供更好的平均性能,但是多核系統(tǒng)中大量存在共享資源,位于不同核心上的程序細(xì)粒度的訪問共享資源,造成了系統(tǒng)時(shí)間行為的高度不可預(yù)測(cè)。而實(shí)時(shí)系統(tǒng)通常要求在系統(tǒng)啟動(dòng)之前要對(duì)系統(tǒng)的時(shí)間特性進(jìn)行分析,以確保系統(tǒng)的時(shí)間需求得以保證。多核處理器的出現(xiàn),為實(shí)時(shí)系統(tǒng)時(shí)間特性的分析帶來了巨大挑戰(zhàn)。 在多核系統(tǒng)中,共享總線是一類非常重要的共享資源,它廣泛存在于處理核心與Cache之間、各級(jí)Cache之間,以及處理器與外存之間。共享總線的時(shí)間特性嚴(yán)重影響整個(gè)系統(tǒng)的時(shí)間特性。本文主要研究面向多核共享總線的最壞情況響應(yīng)時(shí)間(Worst-Case Response Time, WCRT)分析技術(shù)。我們首先提出一種具有偽多項(xiàng)式復(fù)雜度的技術(shù)來分析和描述一個(gè)程序?qū)蚕碣Y源的請(qǐng)求。該技術(shù)以基于抽象解釋技術(shù)的Cache分析結(jié)果為輸入,能夠采用階梯函數(shù)來描述單位時(shí)間內(nèi)一個(gè)程序?qū)蚕碣Y源的最大請(qǐng)求數(shù)量,其特點(diǎn)是能夠?qū)Τ绦驅(qū)蚕碣Y源的訪問行為進(jìn)行精確的描述。在此基礎(chǔ)上,我們提出了一種系統(tǒng)的WCRT分析方法。該方法假定每個(gè)處理核心上運(yùn)行一個(gè)實(shí)時(shí)任務(wù),不同核心上的實(shí)時(shí)任務(wù)共享總線,并在總線上發(fā)生訪問沖突。我們的WCRT分析方法能夠迭代計(jì)算不同任務(wù)的執(zhí)行時(shí)間交疊,并根據(jù)交疊情況確定每個(gè)任務(wù)最壞情況下在共享總線上受到的來自其它任務(wù)的干涉數(shù)量。通過這種方法,求得每個(gè)實(shí)時(shí)任務(wù)的最壞情況響應(yīng)時(shí)間。 為了驗(yàn)證上述的WCRT分析方法,本文設(shè)計(jì)了相關(guān)實(shí)驗(yàn),并將實(shí)驗(yàn)結(jié)果與考慮了最壞情況干涉的任務(wù)WCET值進(jìn)行了比較。實(shí)驗(yàn)證明,本論文提出的分析方法具有更高的精度。
【學(xué)位授予單位】：東北大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2011
【分類號(hào)】：TP332
【圖文】：

如圖Ci/c)是指任務(wù)執(zhí)行完成的時(shí)間。任務(wù)的計(jì)算時(shí)間，是指任務(wù)在處理器上用于計(jì)算而非等待的所有時(shí)間的和，如圖2.1中任務(wù)Ti的計(jì)算時(shí)間即為三個(gè)黑色方塊所占用的時(shí)間總和。一個(gè)任務(wù)的響應(yīng)時(shí)間，是指從任務(wù)開始釋放，到任務(wù)完成所用到的時(shí)間。在圖Ti ?— 色 HRik ?) a.. I ”‘1_丨丨11丨11丨丨丨丨_11^II I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I ‘ I I I I 1 I I I I I I I I ?^ik dik ^ik+J t 任務(wù)Stall f 釋放任務(wù)任務(wù)執(zhí)行 + 任務(wù)截止期圖2.1任務(wù)時(shí)間模型Fig. 2.1 Time model of tasks—5 —

可能確定Ti的某個(gè)作業(yè)是否與所有較高優(yōu)先級(jí)任務(wù)的一個(gè)作業(yè)同時(shí)釋放。如果這種情不可能發(fā)生，那么Ti的臨界時(shí)刻也就不可能發(fā)生，Ti也就沒有作業(yè)具有這個(gè)可能的最響應(yīng)時(shí)間。因此，即使時(shí)間需求分析測(cè)試指出任務(wù)Ti是不可調(diào)度的，它仍然可能是可度的。.2總線類型在多處理器系統(tǒng)中，有多種主存仲裁機(jī)制，如FCFS, TDMA，F(xiàn)P和RR等。在對(duì)處理器系統(tǒng)，尤其是基于共享資源的處理器系統(tǒng)進(jìn)行時(shí)間分析時(shí)，分析結(jié)果與多處理系統(tǒng)采用了哪種主存仲裁機(jī)制有直接的聯(lián)系。因此以下將分別針對(duì)幾種常用的主存仲機(jī)制進(jìn)行簡(jiǎn)單的介紹。.2.1 FCFS 總線在基于非搶占的FCFS總線的多核系統(tǒng)中，不同處理器按照其向總線發(fā)出訪問請(qǐng)求時(shí)間順序依次訪問總線。▲

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢(shì)[J];計(jì)算機(jī)工程與設(shè)計(jì);2009年10期

2 楊東芳;;多核處理器系統(tǒng)設(shè)計(jì)[J];鄭州鐵路職業(yè)技術(shù)學(xué)院學(xué)報(bào);2009年01期

本文編號(hào)：2724532