水下目標跟蹤系統(tǒng)電模擬器硬件設(shè)計
發(fā)布時間:2020-06-15 14:32
【摘要】: 本論文圍繞水下目標跟蹤定位系統(tǒng)電模擬器的硬件工程設(shè)計及其相關(guān)問題展開研究工作,主要對電模擬器的硬件設(shè)計進行了詳細的闡述。完成的工作包括:雙目標4通道模擬器設(shè)計、用fpga完成的串行接口設(shè)計和PC機主控應(yīng)用程序的設(shè)計。 水下目標跟蹤系統(tǒng)電信號模擬器硬件設(shè)計的主要任務(wù)有三個方面:一是產(chǎn)生整個水下目標跟蹤系統(tǒng)(除聲電換能器外)檢測時所用的電信號,其中包括產(chǎn)生可調(diào)信噪比的串擾信號,用于逼真地仿真水聲信號通過海洋聲信道后受干擾的效果。二是實現(xiàn)與PC主機的串行通信接口。三是編寫主機應(yīng)用程序,用于設(shè)定水聲定位跟蹤系統(tǒng)要求的目標數(shù)量、信號種類和參數(shù)。主機的通信數(shù)據(jù)經(jīng)由串口傳至模擬器的fpga中轉(zhuǎn)再至DSP芯片。DSP依據(jù)主機設(shè)定的參數(shù)產(chǎn)生相應(yīng)的信號,在fpga的邏輯控制下由D/A轉(zhuǎn)換、濾波器濾波后輸出。 在論文中,除對作者所做工作做了具體介紹外,還對DSP系統(tǒng)的Bootloader技術(shù)、電源模塊設(shè)計、D/A輸出濾波器設(shè)計等進行了相關(guān)介紹,這些技術(shù)對構(gòu)建一個實用的基于DSP內(nèi)核的電模擬器工程系統(tǒng)也是不可或缺的。 本硬件系統(tǒng)在實驗室的聯(lián)調(diào)試驗中能夠穩(wěn)健地工作,表明系統(tǒng)的硬件平臺及算法程序符合設(shè)計要求。
【學位授予單位】:哈爾濱工程大學
【學位級別】:碩士
【學位授予年份】:2007
【分類號】:TP337
【圖文】:
圖2.10FPGA的基本結(jié)構(gòu)(l)嵌入式陣列(EAB)嵌入式陣列由一系列嵌入式陣列塊(EAB)構(gòu)成,用它可以實現(xiàn)存儲功能,如可以用來構(gòu)造RAM,ROM,F(xiàn)IFO和雙口RAM。EAB也可以用于實現(xiàn)乘法器,微處理器,狀態(tài)機及復(fù)雜邏輯(主要是構(gòu)造真值表)等。(2)邏輯陣列塊(LAB)每個LAB由8個邏輯單元(LE)和它們的進位/級聯(lián)鏈、LAB控制信號以及LAB局部互連組成,如圖2.n所示。LAB為FPGA提供“粗顆!苯Y(jié)構(gòu),LE為FPGA提供“細顆!苯Y(jié)構(gòu),因此容易實現(xiàn)高效布線。同時,LAB之間還可以靈活地互聯(lián),因此FPGA可以高效地實現(xiàn)復(fù)雜的邏輯運算。
nLAB的結(jié)構(gòu)
本文編號:2714552
【學位授予單位】:哈爾濱工程大學
【學位級別】:碩士
【學位授予年份】:2007
【分類號】:TP337
【圖文】:
圖2.10FPGA的基本結(jié)構(gòu)(l)嵌入式陣列(EAB)嵌入式陣列由一系列嵌入式陣列塊(EAB)構(gòu)成,用它可以實現(xiàn)存儲功能,如可以用來構(gòu)造RAM,ROM,F(xiàn)IFO和雙口RAM。EAB也可以用于實現(xiàn)乘法器,微處理器,狀態(tài)機及復(fù)雜邏輯(主要是構(gòu)造真值表)等。(2)邏輯陣列塊(LAB)每個LAB由8個邏輯單元(LE)和它們的進位/級聯(lián)鏈、LAB控制信號以及LAB局部互連組成,如圖2.n所示。LAB為FPGA提供“粗顆!苯Y(jié)構(gòu),LE為FPGA提供“細顆!苯Y(jié)構(gòu),因此容易實現(xiàn)高效布線。同時,LAB之間還可以靈活地互聯(lián),因此FPGA可以高效地實現(xiàn)復(fù)雜的邏輯運算。
nLAB的結(jié)構(gòu)
【引證文獻】
相關(guān)碩士學位論文 前3條
1 朱利曉;一種多功能便攜式信號模擬器的設(shè)計與實現(xiàn)[D];哈爾濱工程大學;2011年
2 李超;基于FPGA的短基線定位系統(tǒng)電路設(shè)計[D];哈爾濱工程大學;2012年
3 吝瑩;多通道雷達信號模擬器的設(shè)計與實現(xiàn)[D];西安電子科技大學;2013年
本文編號:2714552
本文鏈接:http://www.sikaile.net/kejilunwen/jisuanjikexuelunwen/2714552.html
最近更新
教材專著