【摘要】： 片上多核作為當今處理器設(shè)計的主流技術(shù),需要運行多線程應(yīng)用才能充分發(fā)揮性能。推測多線程方法能夠簡化并行編程,允許程序員或者編譯器在不完全保證正確性的情況下,嘗試激進的優(yōu)化方式來開發(fā)和利用更多的程序并行性。實現(xiàn)這種方法的難點在于訪存操作的局部緩存,已提出的一些推測多線程方案都使用了非常復(fù)雜的緩存機制,不光增加了硬件設(shè)計復(fù)雜度,也在一定程度上影響了應(yīng)用開發(fā)的效率。實現(xiàn)這種技術(shù)的另一個難點是如何有效地減少誤推測對并行性能的不確定性影響。為此,本文嘗試采用事務(wù)存儲和動態(tài)剖析技術(shù)來解決這兩大難題,為多核平臺尋找一種能夠高效地推測并行化應(yīng)用程序的軟硬件協(xié)同的解決方案。 本文圍繞基于事務(wù)存儲的線程級推測技術(shù)開展了深入系統(tǒng)的研究,涉及結(jié)構(gòu)模型、編程和執(zhí)行模型、動態(tài)優(yōu)化方法等方面的內(nèi)容。主要研究成果包括:(1)本文首先提出了一個基于事務(wù)存儲的推測多線程體系結(jié)構(gòu)模型SPoTM(Speculatire Parallelization on Transactional Memory)。SPoTM利用事務(wù)存儲來實現(xiàn)線程間的讀寫操作隔離,提供了線程亂序執(zhí)行、順序提交、沖突檢測以及推測失敗后回退等功能。(2)本文還為SPoTM結(jié)構(gòu)設(shè)計了一個基于循環(huán)并行的推測多線程編程模型,提供了實現(xiàn)該編程模型所需的推測線程系統(tǒng)庫以及指令集擴展等。SPoTM編程模型實現(xiàn)簡單,并行化需要的代碼調(diào)整很少,對多線程并行程序設(shè)計的簡化非常明顯。(3)本文選取SPEC CPU 2000中的若干典型程序,在為SPoTM結(jié)構(gòu)開發(fā)的模擬執(zhí)行平臺fastTM和sim-SPoTM上進行了詳細的評測,量化分析了各種硬件機制對推測執(zhí)行性能的影響,以尋找性價比較好的實現(xiàn)方案。本文還全面分析了在推測執(zhí)行條件下Cache局部性的變化,并提出和驗證了幾個改善局部性的方法。(4)針對當前推測多線程優(yōu)化中普遍使用的離線剖析方式受到培訓(xùn)輸入集限制的問題,本文提出并實現(xiàn)了一種在運行時根據(jù)在線剖析結(jié)果自動變換推測多線程程序的動態(tài)優(yōu)化方法。該方法在運行時執(zhí)行剖析和優(yōu)化工作,不需要單獨的剖析過程以及通用的測試輸入集,同時也適用于那些運行時行為特征呈階段性變化的程序。實驗表明,在指導(dǎo)事務(wù)劃分和選擇并行循環(huán)方面,動態(tài)優(yōu)化方法能夠達到和離線優(yōu)化方法相近的效果。 在設(shè)計評測SPoTM結(jié)構(gòu)模型,開發(fā)動態(tài)軟件優(yōu)化系統(tǒng)的過程中,我們得到了一些關(guān)于如何有效利用推測多線程技術(shù)的定性結(jié)論。首先,為了提升推測執(zhí)行性能,我們認為更多的努力應(yīng)當投入到軟件優(yōu)化方面,而不是激進地調(diào)整硬件結(jié)構(gòu)和執(zhí)行機制。其次,推測多線程技術(shù)并不能使自動并行完全取代手工并行,這種技術(shù)可以作為手工并行的輔助工具來使用。最后,不論是手工并行還是自動并行,一個漸進的并行代碼變換過程都是需要的,而在此過程中,剖析指導(dǎo)的優(yōu)化技術(shù)起著非常關(guān)鍵的作用。
【學(xué)位授予單位】：中國科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：博士
【學(xué)位授予年份】：2007
【分類號】：TP332
【圖文】：

第2章相關(guān)研究工作結(jié)構(gòu)擴展實現(xiàn)的關(guān)鍵在于運行時推測讀寫的緩存和依賴一級Cache狀態(tài)位，加入二級Cache寫緩沖來提一級數(shù)據(jù)Cache記錄推測訪問的數(shù)據(jù)，圖2.2顯的擴展，其中粗體的rea妙y一ord、write一ysewo新增加的狀態(tài)。為了描述方便，我們將在下文中的邏輯順序，線程在原串行程序中的邏輯序越推測級為0，依次類推。

先線程按照事務(wù)的方式執(zhí)行代碼，每個事務(wù)帶有自己的sequencenumber和Phase皿mber。在事務(wù)執(zhí)行完畢后，線程會根據(jù)自己記錄的當前其他線程的序號決定自己是否可以申請?zhí)峤�，這是等待仲裁階段。當發(fā)出提交請求后，進入仲裁階段。當仲裁結(jié)果允許提交后，線程進入提交階段，直到完成。TCC的結(jié)構(gòu)如圖2.7所示。為實現(xiàn)事務(wù)存儲，一個處理器核的私有Cache增加的硬件資源包括:推測讀標志:為私有Cache行內(nèi)每個字都提供一位，在事務(wù)執(zhí)行讀操作的時候置位;推測修改狀態(tài)位:屬于整個Cache行，當事務(wù)執(zhí)行寫操作的時候置位;重命名狀態(tài)位:為行內(nèi)每個字都提供，這個狀態(tài)位可選，在對應(yīng)字被推測寫時置位，使用的目的是為了避免數(shù)據(jù)訪問的輸出依賴沖突(認叭W);推測緩沖(WriteBuffer):記錄事務(wù)執(zhí)行的寫結(jié)果;提交控制表(CommitControlTable):記錄其他處理器上事務(wù)的序號，以判斷自己是否可以發(fā)出提交申請。

【引證文獻】

相關(guān)博士學(xué)位論文 前2條

1 王耀彬;多核平臺上支持推測并行化的事務(wù)存儲體系結(jié)構(gòu)性能優(yōu)化[D];中國科學(xué)技術(shù)大學(xué);2010年

2 李頎;基于FPGA的片上多處理器建模方法[D];中國科學(xué)技術(shù)大學(xué);2012年

相關(guān)碩士學(xué)位論文 前1條

1 曹婷婷;基于多核的并行遺傳算法的研究與實現(xiàn)[D];東北大學(xué);2010年

本文編號：2713818