【摘要】：商業(yè)計算、生物醫(yī)療等領域對計算精度的要求不斷提高,十進制算術運算系統(tǒng)逐漸成為研究的熱點。硬件十進制乘法器是十進制算術運算系統(tǒng)的核心運算部件之一,因此對高性能十進制乘法器進行研究與設計具有重要意義。十進制乘法器由部分積產(chǎn)生、部分積壓縮和最終積產(chǎn)生三個模塊組成。論文對非冗余、冗余和全冗余十進制乘法器的算法和電路結構展開深入研究,設計了高性能的16×16-digit全冗余十進制乘法器。論文主要研究工作與成果包括以下幾點:1.對基于不同BCD編碼系統(tǒng)和乘數(shù)重編碼方式的十進制部分積產(chǎn)生模塊的算法原理與電路結構進行研究和設計,重點介紹了有符號基-10編碼和基于冗余BCD編碼的部分積產(chǎn)生算法,并對基于冗余XS-3編碼的被乘數(shù)倍數(shù)產(chǎn)生電路進行了優(yōu)化設計。2.對不同的部分積壓縮結構進行研究與比較,提出了一種新的基于全冗余ODDS加法器的部分積壓縮樹并對全冗余ODDS加法器進行優(yōu)化設計。全冗余ODDS加法器的壓縮比為2:1,壓縮效率高�；谌哂郞DDS加法器的部分積壓縮樹結構規(guī)整,易于大規(guī)模集成電路的實現(xiàn)。3.對條件推測性十進制加法器和ODDS-BCD編碼轉換模塊進行研究和設計。全冗余十進制乘法器的最終積產(chǎn)生采用ODDS-BCD編碼轉換模塊,ODDS-BCD編碼轉換模塊由ODDS-BCD編碼轉換器和進位運算電路構成,本文對進位運算電路和ODDS-BCD編碼轉換器進行了優(yōu)化設計,提高了編碼轉換效率。4.用Verilog HDL語言對非冗余、冗余和全冗余十進制乘法器進行描述,在Modelsim平臺上進行仿真和驗證,在TSMC 65nm標準CMOS工藝庫下,通過Design Compiler進行綜合,得到延時與面積數(shù)據(jù)。通過與現(xiàn)有的最具代表性的高性能十進制乘法器進行比較可知,本文設計的16×16-digit全冗余十進制乘法器綜合性能優(yōu)越。
【圖文】：

的位權均為10，被傳遞至第(i+1)-digit，，用于第(i+1)-digit十進制全冗余加法的計算。左拆分項產(chǎn)生 和的邏輯表達式如式（4.12）到（4.16）所示，其對應的電路結構如圖4.8所示[22]。10 3 3ii it a b (4.12)0 3 2 2 3 2 2 3 3 1 3 31 2 2 11' .( ) .( ) . . . . . .i i i i i i i i i i i i i i i it a a b b a b a b a a b a a b a (4.13)3 2 2 1 3 3 2 2 13 33 3 2 2 1 3 32 2 1( . . ).( ) ( . . ).( )( . ).( . ) ( . ).( . . )i i i i i i i i i i ii i i i i i i i i iz a b a a b a b a a ba b a b a a b a b a (4.14)2 3 3 3 1 31 2 22 2 3 1 3 1 3 3 3 32 2 1( . . . )( )( . ).( . . . ) ( . ).( . . )i i i i i i i i ii i i i i i i i i i i i iz a b a a b a a ba b a a b a b a a b a b a (4.15)1 3 3 1 2 2 3 3 1 2 2 3 31 2 22 2 3 3 1 2 2 3 31( . . ).( ) ( . . ).( ) ( . . ).( )( ).( . . ) ( ).( . . )i i i i i i i i i i i i i i i ii i i i i i i i i iz a b a a b a b a a b a b a a ba b a b a a b a b a (4.16)

DS 部分積經(jīng)過 ODDS-BCD 編碼轉換模塊的處理，最終產(chǎn)制 PPG 模塊的電路，優(yōu)化了全冗余 ODDS 加法器的電路冗余 ODDS 加法器的 17:1 十進制 PPR 樹。同時改進了 O改進的并行前綴/進位選擇樹形運算單元快速產(chǎn)生編碼轉換編碼轉換的效率。產(chǎn)生電路的優(yōu)化設計余十進制乘法器的 PPG 模塊主要分為三個部分：（1）采 5 個倍數(shù)選擇信號{ 1 , 2 , 3 , 4 , 5i i i i is s s s s }和 1 個符號位信號數(shù)正倍數(shù)[1X,5X]；(3)采用 5:1 數(shù)據(jù)選擇器選擇正確的被乘定是否需要按位取反；（4）通過增加一行額外的修正行部轉換為 ODDS 編碼。編碼系統(tǒng)的設計。采用文獻[24]中改進的 SD 基-10 編碼系圖 6.2 所示。
【學位授予單位】：南京航空航天大學
【學位級別】：碩士
【學位授予年份】：2018
【分類號】：TP332.22

【參考文獻】

相關期刊論文 前1條

1 王曉涇;崔曉平;王大宇;;Sklansky并行前綴加法器的優(yōu)化設計[J];微電子學與計算機;2013年01期

相關碩士學位論文 前2條

1 董文雯;高性能冗余十進制乘法器的研究與設計[D];南京航空航天大學;2017年

2 王書敏;高性能并行十進制乘法器的研究與設計[D];南京航空航天大學;2016年

本文編號：2705397