【摘要】： 隨著流應(yīng)用的逐漸普及和VLSI技術(shù)的不斷發(fā)展,傳統(tǒng)高性能處理器體系結(jié)構(gòu)的開發(fā)面臨很多挑戰(zhàn)。流體系結(jié)構(gòu)是近年來(lái)出現(xiàn)的一種面向流應(yīng)用的高性能處理器體系結(jié)構(gòu)。流體系結(jié)構(gòu)能充分開發(fā)流應(yīng)用中數(shù)據(jù)的并行性和局部性,實(shí)現(xiàn)對(duì)流應(yīng)用的高性能支持。 流體系結(jié)構(gòu)普遍采用由軟件管理的流存儲(chǔ)系統(tǒng)。流存儲(chǔ)系統(tǒng)在面向流應(yīng)用時(shí)顯現(xiàn)出比傳統(tǒng)存儲(chǔ)系統(tǒng)更多的優(yōu)勢(shì),但國(guó)際上對(duì)流存儲(chǔ)系統(tǒng)的研究并不深入。如何深入分析流應(yīng)用的存儲(chǔ)訪問特點(diǎn)、結(jié)合傳統(tǒng)存儲(chǔ)系統(tǒng)的研究成果,研究出高效支持流應(yīng)用的存儲(chǔ)訪問機(jī)制,是流體系結(jié)構(gòu)研究中的一個(gè)重要方向。因此本文以流體系結(jié)構(gòu)中的流存儲(chǔ)系統(tǒng)為目標(biāo)展開了一系列的研究。 本文深入地分析了國(guó)內(nèi)外新型體系結(jié)構(gòu)中存儲(chǔ)系統(tǒng)的研究和實(shí)現(xiàn)現(xiàn)狀,提出了一種流存儲(chǔ)系統(tǒng)的設(shè)計(jì)思想在FT64處理器中進(jìn)行了設(shè)計(jì)實(shí)現(xiàn),并根據(jù)流應(yīng)用的存儲(chǔ)訪問特點(diǎn),以FT64處理器的結(jié)構(gòu)為基礎(chǔ),有針對(duì)性地研究了流存儲(chǔ)系統(tǒng)的性能優(yōu)化技術(shù)。 本文的工作與創(chuàng)新點(diǎn)主要體現(xiàn)在以下幾個(gè)方面: 1.分析了國(guó)內(nèi)外新型處理器體系結(jié)構(gòu)中存儲(chǔ)系統(tǒng)的研究現(xiàn)狀,重點(diǎn)研究了硬件管理的傳統(tǒng)Cache存儲(chǔ)系統(tǒng)和軟件管理的流存儲(chǔ)系統(tǒng)的結(jié)構(gòu)和訪問特點(diǎn),比較了它們?cè)趲捫枨�、延時(shí)隱藏、能量效率和軟件復(fù)雜性等方面的不同。 2.面向典型目標(biāo)應(yīng)用的訪存特性,提出了一種流存儲(chǔ)系統(tǒng)的設(shè)計(jì)思想,并在FT64處理器中進(jìn)行了實(shí)現(xiàn)。FT64處理器存儲(chǔ)系統(tǒng)包含三級(jí)存儲(chǔ)層次,采用存儲(chǔ)帶寬匹配的設(shè)計(jì)來(lái)提高計(jì)算性能、降低訪存帶寬需求,并直接支持跨步、位反和索引三種訪存地址生成模式。 3.針對(duì)流應(yīng)用中的數(shù)據(jù)重用情況,提出了一種面向流數(shù)據(jù)重用的SDR-Cache結(jié)構(gòu)并采用FMB直寫和生存期預(yù)測(cè)技術(shù)進(jìn)行性能優(yōu)化。SDR-Cache通過(guò)編譯指導(dǎo)能捕獲原先只能通過(guò)訪存來(lái)實(shí)現(xiàn)的流級(jí)數(shù)據(jù)ITR和IPCL重用,FMB直寫技術(shù)能避免SDR-Cache中填入將被完全修改的Cacheline,生存期預(yù)測(cè)技術(shù)使SDR-Cache中不再使用的數(shù)據(jù)可以直接作廢而不必寫回主存,這些技術(shù)使多數(shù)流應(yīng)用程序中的訪存時(shí)間明顯減少。 4.針對(duì)高速芯片設(shè)計(jì)中大容量片上存儲(chǔ)體只能半頻訪問的現(xiàn)狀,提出了一種存儲(chǔ)體虛擬全頻訪問技術(shù)。這項(xiàng)技術(shù)將單個(gè)存儲(chǔ)體分成多個(gè)由不同相位時(shí)鐘控制的bank,多個(gè)bank以低位地址交叉方式存放訪問數(shù)據(jù)。在FT64處理器中的應(yīng)用表明,這項(xiàng)技術(shù)能使SRF存儲(chǔ)體在多數(shù)情況下實(shí)現(xiàn)全頻流水訪問,有效提高了實(shí)際工作帶寬。 5.為了提高主存數(shù)據(jù)總線的有效周期利用率,提出了一種面向流應(yīng)用的存儲(chǔ)調(diào)度機(jī)制。這種機(jī)制針對(duì)流數(shù)據(jù)的組織特點(diǎn),在讀寫數(shù)據(jù)通路上分別使用一個(gè)支持流數(shù)據(jù)存儲(chǔ)模式的二維數(shù)據(jù)緩沖,使一部分流數(shù)據(jù)訪存請(qǐng)求可以進(jìn)入緩沖并和其后的其他請(qǐng)求進(jìn)行合并以最大限度地利用主存帶寬。 6.在對(duì)流應(yīng)用訪存特性進(jìn)行分析的基礎(chǔ)上,提出了一種基于流地址分析的DRAM頁(yè)策略。該策略通過(guò)統(tǒng)計(jì)等待訪存的請(qǐng)求的地址分布情況和分析流數(shù)據(jù)訪存地址變化的規(guī)律,預(yù)測(cè)每個(gè)DRAM體未來(lái)的訪問情況,并據(jù)此選擇合適的時(shí)機(jī)對(duì)DRAM體進(jìn)行precharge操作來(lái)加快訪問速度。 實(shí)驗(yàn)結(jié)果表明,根據(jù)本文提出的設(shè)計(jì)思想和實(shí)現(xiàn)方法設(shè)計(jì)的流存儲(chǔ)系統(tǒng)以及在此基礎(chǔ)上提出的優(yōu)化方法能有效地降低數(shù)據(jù)訪存時(shí)間,顯著地改善系統(tǒng)性能。本文的研究成果為進(jìn)一步提高流體系結(jié)構(gòu)存儲(chǔ)系統(tǒng)的性能提供了理論依據(jù)和實(shí)踐基礎(chǔ)。
【圖文】：

國(guó)防科學(xué)技術(shù)大學(xué)研究生院博士學(xué)位論文 (a)FT64芯片設(shè)計(jì)版圖.(b)FT64芯片外觀圖.(c)FT64并行系統(tǒng)的基本模塊圖 3.14FT64處理器芯片及系統(tǒng)FT64處理器的核心時(shí)鐘頻率為500MHz，計(jì)算簇一共有4個(gè)，每個(gè)計(jì)算簇可同時(shí)支持4個(gè)64位的浮點(diǎn)乘加操作和1個(gè)64位的浮點(diǎn)除法操作，雙精度峰值性能為16GFLOPS。主機(jī)接口的工作頻率為30OMHz，數(shù)據(jù)位寬32位，上下沿采樣，帶寬為2.4GB/S。互連網(wǎng)絡(luò)控制器負(fù)責(zé)多片F(xiàn)T64芯片的互連，，可支持X和Y兩個(gè)方向的互連，工作頻率為300MHz

(a)FT64芯片設(shè)計(jì)版圖.(b)FT64芯片外觀圖.(c)FT64并行系統(tǒng)的基本模塊圖3.14FT64處理器芯片及系統(tǒng)FT64處理器的核心時(shí)鐘頻率為500MHz，計(jì)算簇一共有4個(gè)，每個(gè)計(jì)算簇可同時(shí)支持4個(gè)64位的浮點(diǎn)乘加操作和1個(gè)64位的浮點(diǎn)除法操作，雙精度峰值性能為16GFLOPS。主機(jī)接口的工作頻率為30OMHz，數(shù)據(jù)位寬32位，上下沿采樣，帶寬為2.4GB/S�；ミB網(wǎng)絡(luò)控制器負(fù)責(zé)多片F(xiàn)T64芯片的互連，可支持X和Y兩個(gè)方向的互連，工作頻率為300MHz，帶寬為2.4GB/S。DRAM芯片接口的工作頻率為ZOOMHz，數(shù)據(jù)位寬64位，上下沿采樣，帶寬為3.2GB/S。3.3.2FT64處理器性能比較Itaniuln[v6〕2處理器是面向科學(xué)計(jì)算的高性能64位處理器，F(xiàn)T64處理器作為目前出現(xiàn)的第一個(gè)64位流處理器，它的研制目的是對(duì)具有流應(yīng)用特點(diǎn)的某些科學(xué)計(jì)算典型算法進(jìn)行性能加速，因此本文將FT64處理器的性能和ftantumZ的性能
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2007
【分類號(hào)】：TP333

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 馬馳遠(yuǎn);陳海燕;齊樹波;陳書明;肖嶸;;面向流應(yīng)用的流寄存器文件[J];計(jì)算機(jī)工程;2008年18期

2 馬馳遠(yuǎn);陳書明;邢座程;郝躍;;支持流數(shù)據(jù)傳輸?shù)幕ミB網(wǎng)絡(luò)控制器研究與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2008年09期

本文編號(hào)：2690387