【摘要】：半導(dǎo)體工藝的進(jìn)步使得集成電路面積更小、速度更快,然而這也同樣造成對(duì)輻射的影響變得更加敏感。更小的晶體管尺寸、更高的集成度、更低的電源電壓和更高的工作頻率,都讓工作在空間環(huán)境中的集成電路更容易受到單粒子效應(yīng)的影響,尤其是處理器。單粒子翻轉(zhuǎn)效應(yīng)通過(guò)引起程序中錯(cuò)誤的跳轉(zhuǎn)以及改變存儲(chǔ)器(例如數(shù)據(jù)和程序存儲(chǔ)器與寄存器)中的數(shù)據(jù)影響程序的執(zhí)行,導(dǎo)致系統(tǒng)的錯(cuò)誤。如何在有限的開銷下減少輻射效應(yīng)對(duì)處理器帶來(lái)的影響,這對(duì)于高可靠性要求的空間應(yīng)用來(lái)說(shuō)是迫切需要解決的問(wèn)題。為了確定處理器中易受單粒子翻轉(zhuǎn)影響的區(qū)域,選擇Open RISC 1200處理器搭建軟硬件平臺(tái),在未加固情況下使用故障注入工具進(jìn)行軟錯(cuò)誤敏感性分析。基于軟錯(cuò)誤敏感區(qū)域,比較處理器常用的軟硬件加固技術(shù),提出“硬件檢錯(cuò),軟件糾錯(cuò)”的軟硬件結(jié)合加固方法,充分利用軟硬件加固各自的優(yōu)勢(shì)。采用本文提出的加固方法,分別對(duì)處理器中易受單粒子翻轉(zhuǎn)效應(yīng)影響的流水線和寄存器堆進(jìn)行加固。對(duì)流水線寄存器使用雙模冗余檢錯(cuò),軟件控制流水線重啟糾錯(cuò)。對(duì)比傳統(tǒng)三模冗余加固方式,抗單粒子翻轉(zhuǎn)能力近似,但面積與功耗開銷可以降低約三分之一。對(duì)寄存器堆采用改進(jìn)的二維奇偶校驗(yàn)編碼加固,能有效糾正多位翻轉(zhuǎn)產(chǎn)生的錯(cuò)誤。對(duì)比傳統(tǒng)二維矩陣碼,在檢糾錯(cuò)能力近似的情況下冗余位更少、碼率更高。雖然糾錯(cuò)時(shí)間增加,但在較低的翻轉(zhuǎn)概率下對(duì)系統(tǒng)的影響很小。
【圖文】：

圖 3-8 流水線錯(cuò)誤檢測(cè)圖 3-9 是進(jìn)入異常過(guò)程。在異常處理模塊中包含一個(gè)狀態(tài)機(jī)，控制處理器進(jìn)入異常，包含 6 種狀態(tài)，，默認(rèn)情況下狀態(tài)（state）為 0。有信號(hào)觸發(fā)異常時(shí)，發(fā)出flushpipe 信號(hào)清空流水線，持續(xù) 5 個(gè)周期，狀態(tài)機(jī)狀態(tài)由 0 變?yōu)?1。freeze 模塊發(fā)出流水線暫停信號(hào)，暫停取指以及 PC 的增加，直到④處才開始從異常處理程序入口重新進(jìn)行取值，⑤處即為取出的指令。從接收到異常信號(hào)，到取出第一條異常處理程序指令，進(jìn)入異常狀態(tài)共花費(fèi) 8 個(gè)時(shí)鐘周期。

圖 3-8 流水線錯(cuò)誤檢測(cè)圖 3-9 是進(jìn)入異常過(guò)程。在異常處理模塊中包含一個(gè)狀態(tài)機(jī)，控制處理器進(jìn)入異常，包含 6 種狀態(tài)，默認(rèn)情況下狀態(tài)（state）為 0。有信號(hào)觸發(fā)異常時(shí)，發(fā)出flushpipe 信號(hào)清空流水線，持續(xù) 5 個(gè)周期，狀態(tài)機(jī)狀態(tài)由 0 變?yōu)?1。freeze 模塊發(fā)出流水線暫停信號(hào)，暫停取指以及 PC 的增加，直到④處才開始從異常處理程序入口重新進(jìn)行取值，⑤處即為取出的指令。從接收到異常信號(hào)，到取出第一條異常處理程序指令，進(jìn)入異常狀態(tài)共花費(fèi) 8 個(gè)時(shí)鐘周期。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前3條

1 肖立伊;祝名;李家強(qiáng);;一種新穎的二維糾錯(cuò)碼加固存儲(chǔ)器設(shè)計(jì)方法[J];宇航學(xué)報(bào);2014年02期

2 孫永節(jié);劉必慰;;基于DICE單元的抗SEU加固SRAM設(shè)計(jì)[J];國(guó)防科技大學(xué)學(xué)報(bào);2012年04期

3 孫愷;王田苗;魏洪興;陳友東;;嵌入式CPU軟核綜述[J];計(jì)算機(jī)工程;2006年07期

相關(guān)博士學(xué)位論文 前1條

1 郭靖;SRAM存儲(chǔ)器抗單粒子翻轉(zhuǎn)加固設(shè)計(jì)技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2015年

相關(guān)碩士學(xué)位論文 前8條

1 李安龍;RTL級(jí)故障注入工具開發(fā)與應(yīng)用[D];哈爾濱工業(yè)大學(xué);2017年

2 郭新;基于OR1200微處理器的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)及其FPGA實(shí)現(xiàn)[D];東南大學(xué);2016年

3 馬利;空間攝像機(jī)高速濾波器的并行結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2015年

4 徐毅;面向軟錯(cuò)誤的源代碼級(jí)故障恢復(fù)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

5 李家強(qiáng);基于正交拉丁碼的存儲(chǔ)器抗多位翻轉(zhuǎn)設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

6 孟憲凱;面向航天應(yīng)用軟件的源代碼級(jí)軟加固技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

7 徐衡;基于FPGA的電路可靠性設(shè)計(jì)和測(cè)試方法研究[D];復(fù)旦大學(xué);2013年

8 趙偉;AVS解碼幀內(nèi)亮度預(yù)測(cè)IP模塊的硬件化設(shè)計(jì)[D];山東科技大學(xué);2009年

本文編號(hào)：2679972