【摘要】： 早期的集成電路測(cè)試主要通過(guò)功能測(cè)試向量來(lái)完成,但隨著系統(tǒng)復(fù)雜度的不斷提高和工藝技術(shù)的日益發(fā)展,芯片測(cè)試的復(fù)雜度遠(yuǎn)遠(yuǎn)超出了人們的想象。芯片的測(cè)試問(wèn)題成為制約整個(gè)行業(yè)發(fā)展的瓶頸。如何在設(shè)計(jì)初期就開(kāi)始考慮并解決設(shè)計(jì)完成后的測(cè)試問(wèn)題,己經(jīng)是芯片設(shè)計(jì)領(lǐng)域的重要課題。本文在對(duì)系統(tǒng)芯片可測(cè)試性設(shè)計(jì)的理論作較為深入的研究基礎(chǔ)上,對(duì)一款DSP芯片的測(cè)試控制體系和SRAM的測(cè)試進(jìn)行了研究和設(shè)計(jì)。主要以IEEE 1149.1邊界掃描協(xié)議規(guī)定的測(cè)試傳輸狀態(tài)機(jī)為核心邏輯,同時(shí),參考用于SOC測(cè)試的IEEE P1500理論,實(shí)現(xiàn)測(cè)試控制操作 邊界掃描測(cè)試是針對(duì)芯片的應(yīng)用系統(tǒng)進(jìn)行測(cè)試的;本文按照IEEE1149.1標(biāo)準(zhǔn)詳細(xì)設(shè)計(jì)了邊界掃描測(cè)試系統(tǒng),應(yīng)用到芯片內(nèi)部測(cè)試,節(jié)約了測(cè)試I/O口消耗,簡(jiǎn)化了測(cè)試過(guò)程。為了克服時(shí)序電路由于狀態(tài)很難確定所導(dǎo)致的測(cè)試復(fù)雜度,采用了掃描技術(shù);根據(jù)芯片的實(shí)際情況,設(shè)計(jì)了基于mux的全掃描結(jié)構(gòu),既得到了較高的故障覆蓋率,又對(duì)芯片面積影響較小,達(dá)到了較好的效果。 由于浮點(diǎn)DSP片上SRAM的片外測(cè)試比較困難且速度較慢,所以文中第5章采用內(nèi)建自測(cè)試(Build-In-Self-Test)技術(shù)對(duì)SRAM進(jìn)行了可測(cè)性設(shè)計(jì),完成后可以用正常的工作速度實(shí)現(xiàn)對(duì)存儲(chǔ)器的測(cè)試。 本論文研經(jīng)過(guò)計(jì)算機(jī)模擬可以滿足整個(gè)DSP測(cè)試要求,保證其能正常工作,同時(shí)也為嵌入式芯片的可測(cè)試設(shè)計(jì)積累了經(jīng)驗(yàn)
【圖文】：

圖 3.9 TAP 控制器數(shù)據(jù)寄存器狀態(tài)變換圖Fig.3.9 State transition chart of controller and data register完成了模塊主體 TAP 狀態(tài)機(jī)的實(shí)現(xiàn)后，又根據(jù)其他功能要求對(duì)整個(gè) JTAG 模塊進(jìn)RTL 代碼實(shí)現(xiàn)后，用 ModelSim 分別對(duì)各部分和整體進(jìn)行了功能驗(yàn)證最后用 Synopsy公司的綜合工具。Design Compiler 對(duì)代碼 JTAG．v 進(jìn)行了綜合3.3.2 測(cè)試指令寄存器的設(shè)計(jì)前面已經(jīng)對(duì)測(cè)試指令寄存器的結(jié)構(gòu)和功能介紹過(guò)了， 下面分析一下指令寄存器設(shè)計(jì)原則和操作規(guī)范：1．設(shè)計(jì)原則（1）指令寄存器至少要包括兩個(gè)移位寄存器單元，使得其具有保持指令數(shù)據(jù)的能。因?yàn)樵?IEEE 1149.1 標(biāo)準(zhǔn)中，指令寄存器至少要保證對(duì)邊界掃描寄存器進(jìn)行三種同的指令操作。從此角度出發(fā)，如果指令寄存器位數(shù)少于兩位，那么它將不可能完成三條以上測(cè)試指令的存儲(chǔ)與執(zhí)行。（2）指令移入指令寄存器之后，除非在 TAP 控制器特定狀態(tài)下，否則應(yīng)該被鎖在寄存器移位狀態(tài)下，當(dāng)有新的指令數(shù)據(jù)輸入時(shí)，為確保測(cè)試邏輯的正確性，指令寄器的并行輸出需要被鎖存。鎖存的數(shù)據(jù)只能在 update 且和 Reset 狀態(tài)下發(fā)生變化，其

圖 3.10 指令寄存器功能仿真Fig.3.10 Simulation of instruction register function具體的細(xì)節(jié)解釋如下：（1）在 update IR 狀態(tài)，指令寄存器并行輸出信號(hào)在指令掃描周期被更新。更作發(fā)生在測(cè)試時(shí)鐘 TCK 的下降沿，因?yàn)榧拇嫫髦墟i存指令的變化將導(dǎo)致整個(gè)系統(tǒng)測(cè)狀態(tài)的變化，所以這些變化也將發(fā)生在測(cè)試時(shí)鐘 TCK 的下降沿,在 Update_IR 的上打開(kāi)觸發(fā)器完成指令的更新。（2）只有在 Capture_IR 和 shift_IR 狀態(tài)下，，寄存器的時(shí)鐘輸入才有效。（3）在測(cè)試模式選擇信號(hào) TMS 和測(cè)試時(shí)鐘 TCK 的共同作用下，進(jìn)入測(cè)試邏輯位狀態(tài)后，在測(cè)試時(shí)鐘下降沿產(chǎn)生。Reset 信號(hào)，此時(shí)寄存器的并行輸出信號(hào)復(fù)位為但是如果測(cè)試復(fù)位信號(hào) TRST 被置“0”，不管 TMS 和 TCK 信號(hào)作用如何，Reset 信即變?yōu)榈碗娖健?.3.3 JTAG 指令譯碼邏輯設(shè)計(jì)測(cè)試譯碼邏輯是根據(jù)當(dāng)前測(cè)試指令的內(nèi)容產(chǎn)生測(cè)試數(shù)據(jù)寄存器的操作方式控制號(hào)和測(cè)試數(shù)據(jù)寄存器選擇信號(hào)。進(jìn)行測(cè)試譯碼邏輯電路設(shè)計(jì)之前，必須先對(duì) DSP 芯的測(cè)試指令集進(jìn)行設(shè)計(jì)。在 IEEE 1149.1 的標(biāo)準(zhǔn)中，規(guī)定測(cè)試指令有兩類(lèi)：一類(lèi)是
【學(xué)位授予單位】：江南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類(lèi)號(hào)】：TP368.11

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 瞿于福;;邏輯設(shè)計(jì)的一個(gè)新領(lǐng)域—可測(cè)性設(shè)計(jì)[J];軍事通信技術(shù);1987年03期

2 劉明遠(yuǎn),邵錦榮;數(shù)字IC可測(cè)性設(shè)計(jì)和自動(dòng)測(cè)試生成技術(shù)[J];微電子學(xué);1998年05期

3 張金藝,俞洋,周永柏,楊東生;專(zhuān)用VAD集成電路可測(cè)性設(shè)計(jì)研究[J];上海大學(xué)學(xué)報(bào)(自然科學(xué)版);2001年01期

4 張音;表面安裝PCB板的測(cè)試方法及可測(cè)性設(shè)計(jì)[J];信息技術(shù)與信息化;2004年04期

5 杜俊,趙元富;VLSI可測(cè)性設(shè)計(jì)研究[J];微電子學(xué)與計(jì)算機(jī);2004年10期

6 徐彥峰;李冰;虞致國(guó);;一種混合信號(hào)測(cè)試系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn)[J];電子與封裝;2009年10期

7 郭卓梁;沈森祖;;集成電路測(cè)試程序的可測(cè)性設(shè)計(jì)[J];電子測(cè)量與儀器學(xué)報(bào);1991年03期

8 曾平英,李兆麟,毛志剛;ASIC可測(cè)試性設(shè)計(jì)技術(shù)[J];微電子學(xué);1999年03期

9 鮮飛;SMB可測(cè)性設(shè)計(jì)[J];世界電子元器件;2002年02期

10 王新成;孫宏;蔡吉仁;楊義先;;一種安全可控的SoC可測(cè)性設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2006年12期

相關(guān)會(huì)議論文 前10條

1 楊虹;呂坤頤;陳柘宇;侯華敏;;集成電路可測(cè)性設(shè)計(jì)[A];2010通信理論與技術(shù)新發(fā)展——第十五屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集（上冊(cè)）[C];2010年

2 劉杰;梁華國(guó);;基于末端倒置的PLA可測(cè)性設(shè)計(jì)[A];全國(guó)第13屆計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)（CAD/CG）學(xué)術(shù)會(huì)議論文集[C];2004年

3 劉思久;羅艷;鄭春平;于德偉;;用于邊界掃描測(cè)試的虛擬儀器開(kāi)發(fā)[A];2007'中國(guó)儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（一）[C];2007年

4 魏淑華;侯明金;;SoC中混合信號(hào)測(cè)試與可測(cè)性設(shè)計(jì)研究[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

5 張均軍;葉星寧;;一種充電管理芯片的可測(cè)性設(shè)計(jì)[A];四川省電子學(xué)會(huì)半導(dǎo)體與集成技術(shù)專(zhuān)委會(huì)2006年度學(xué)術(shù)年會(huì)論文集[C];2006年

6 雷加;劉偉;;模數(shù)混合信號(hào)的可測(cè)性設(shè)計(jì)方法研究[A];中國(guó)儀器儀表學(xué)會(huì)第九屆青年學(xué)術(shù)會(huì)議論文集[C];2007年

7 劉思久;黃輝;李萌;;混合邊界掃描典型元件的特性試驗(yàn)[A];第三屆全國(guó)虛擬儀器大會(huì)論文集[C];2008年

8 楊修濤;魯巍;李曉維;;存儲(chǔ)器內(nèi)建自測(cè)設(shè)計(jì)與分析[A];第十屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議論文集[C];2003年

9 李吉;徐勇軍;韓銀和;李曉維;;應(yīng)用于邏輯核的BIST關(guān)鍵技術(shù)研究[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

10 魯巍;楊修濤;李曉維;;基于JTAG標(biāo)準(zhǔn)的邊界掃描結(jié)構(gòu)在一款通用CPU中的設(shè)計(jì)[A];第十屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議論文集[C];2003年

相關(guān)重要報(bào)紙文章 前10條

1 本版編輯　北京自動(dòng)測(cè)試技術(shù)研究所所長(zhǎng) 張東　肖鋼;測(cè)試業(yè)：主體已形成 品種待豐富[N];中國(guó)電子報(bào);2006年

2 諸玲珍;安捷倫測(cè)試：與SOC同行[N];中國(guó)電子報(bào);2003年

3 北京自動(dòng)測(cè)試技術(shù)研究所 張東 張生文;IC測(cè)試業(yè)：向產(chǎn)業(yè)化邁進(jìn)[N];中國(guó)電子報(bào);2003年

4 記者　金振蓉;自主知識(shí)產(chǎn)權(quán)CPU測(cè)試系統(tǒng)芯片問(wèn)世[N];光明日?qǐng)?bào);2003年

5 中科院計(jì)算技術(shù)研究所 張志敏;SoC引領(lǐng)嵌入式系統(tǒng)發(fā)展[N];計(jì)算機(jī)世界;2004年

6 王立紅;由里及外保安全[N];中國(guó)計(jì)算機(jī)報(bào);2002年

7 魏少軍;IP核的生成及復(fù)用[N];中國(guó)電子報(bào);2002年

8 魏少軍;系統(tǒng)集成芯片設(shè)計(jì)方法學(xué)發(fā)展方向[N];中國(guó)電子報(bào);2002年

9 楚飛宏;新“芯”之火 可以燎原[N];中國(guó)電腦教育報(bào);2002年

10 本報(bào)記者 宋明霞;龍芯、龍騰合奏中國(guó)IT業(yè)新樂(lè)章[N];市場(chǎng)報(bào);2002年

相關(guān)博士學(xué)位論文 前10條

1 蔣榮華;基于粒子群算法的電子系統(tǒng)可測(cè)性研究[D];電子科技大學(xué);2009年

2 徐磊;基于SOC架構(gòu)的可測(cè)性設(shè)計(jì)方法學(xué)研究[D];清華大學(xué);2002年

3 鄭德春;DSP可測(cè)性、測(cè)試方法和平臺(tái)的研究[D];浙江大學(xué);2005年

4 楊德才;算術(shù)運(yùn)算電路的通路時(shí)延故障測(cè)試[D];電子科技大學(xué);2008年

5 吳麗華;數(shù)字集成電路多故障測(cè)試生成算法和可測(cè)性設(shè)計(jì)的研究[D];哈爾濱理工大學(xué);2007年

6 張弘;面向系統(tǒng)芯片測(cè)試的設(shè)計(jì)優(yōu)化技術(shù)研究[D];西安電子科技大學(xué);2004年

7 李杰;低功耗內(nèi)建自測(cè)試（BIST）設(shè)計(jì)技術(shù)的研究[D];東南大學(xué);2004年

8 李銳;低功耗內(nèi)建自測(cè)試設(shè)計(jì)方法研究[D];東南大學(xué);2005年

9 肖繼學(xué);基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測(cè)試技術(shù)的研究[D];電子科技大學(xué);2007年

10 孫強(qiáng);VLSI高層次綜合中可測(cè)性和低功耗設(shè)計(jì)方法研究[D];哈爾濱工程大學(xué);2009年

相關(guān)碩士學(xué)位論文 前10條

1 邢萬(wàn);DSP可測(cè)性設(shè)計(jì)及測(cè)試方法研究[D];江南大學(xué);2008年

2 舒昶;特種芯片集成中的可測(cè)性設(shè)計(jì)[D];中國(guó)科學(xué)院研究生院（電子學(xué)研究所）;2002年

3 董方元;寄存器文件的可測(cè)性設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2011年

4 代桃;多板卡電子系統(tǒng)的可測(cè)性設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2011年

5 朱小莉;DSPC50的可測(cè)性設(shè)計(jì)及電路實(shí)現(xiàn)[D];湖南大學(xué);2003年

6 張永光;芯片設(shè)計(jì)中的可測(cè)試性設(shè)計(jì)技術(shù)[D];浙江大學(xué);2005年

7 楊宏;中小尺寸LCD控制芯片低功耗可測(cè)性設(shè)計(jì)與靜態(tài)時(shí)序分析[D];華中科技大學(xué);2004年

8 高樹(shù)靜;嵌入式微處理器可測(cè)性設(shè)計(jì)研究與實(shí)現(xiàn)[D];青島大學(xué);2003年

9 李少君;類(lèi)TCAM的數(shù)據(jù)網(wǎng)絡(luò)查找協(xié)處理器芯片的可測(cè)性設(shè)計(jì)研究與優(yōu)化[D];蘇州大學(xué);2012年

10 黎寶峰;嵌入式DSP處理器的設(shè)計(jì)與驗(yàn)證[D];湖南大學(xué);2003年

本文編號(hào)：2677197