【摘要】：隨著處理器性能的不斷提升,現(xiàn)代處理器的功耗、局部功率密度也隨之不斷提高。功率密度不僅僅會帶來封裝、冷卻問題,也給可靠性帶來了不利的影響。隨著溫度的升高,會引起故障率指數(shù)增長、速度變慢、漏電增加等問題。對于各類應(yīng)用,低功耗設(shè)計(jì)已成為提升產(chǎn)品性能以及增加市場份額的必要因素。論文基于開源的AO486(An open 486 core)處理器系統(tǒng)來開展處理器低功耗設(shè)計(jì)研究。根據(jù)處理器模塊特點(diǎn)進(jìn)行多電壓域設(shè)計(jì),引入U(xiǎn)PF(Unified power format)低功耗設(shè)計(jì)流程,在RTL(Register transfer level)設(shè)計(jì)階段就對功耗管理策略進(jìn)行平行驗(yàn)證和分析。論文設(shè)計(jì)的處理器系統(tǒng)功耗模式,符合ACPI(Advanced configuration and power interface)標(biāo)準(zhǔn),可以更好地被操作系統(tǒng)所支持。對滿足系統(tǒng)功耗管理策略的電源管理模塊進(jìn)行設(shè)計(jì)研究,用來實(shí)現(xiàn)電源狀態(tài)切換控制,以及特殊低功耗單元管理。論文研究的電源狀態(tài)管理策略在VCS MVSIM-native模式下得到了正確的仿真驗(yàn)證。論文還將動態(tài)電壓頻率調(diào)節(jié)技術(shù)引入處理器系統(tǒng)低功耗設(shè)計(jì),操作系統(tǒng)可以實(shí)時(shí)地對最優(yōu)的性能工作點(diǎn)(Performance state)進(jìn)行選擇,在滿足性能的前提下,最大限度地降低功耗。論文共研究設(shè)計(jì)了4個不同的性能工作點(diǎn)。仿真驗(yàn)證表明:相對于P1性能工作點(diǎn),處理器在P2性能工作點(diǎn)下功耗降低了15%,在P3性能工作點(diǎn)下功耗下降了28%,在P4性能工作點(diǎn)下功耗下降了49%。結(jié)果表明論文研究的處理器低功耗設(shè)計(jì)可以應(yīng)用到國產(chǎn)x86 CPU低功耗設(shè)計(jì)中。
【圖文】：

第三章 低功耗 AO486 處理器系統(tǒng)設(shè)計(jì)研究3.1 AO486 處理器低功耗設(shè)計(jì)內(nèi)容論文研究中對開源 AO486 處理器系統(tǒng)展開低功耗設(shè)計(jì)研究，，包括引入多電源域設(shè)計(jì)、DVFS 設(shè)計(jì)、時(shí)鐘門控設(shè)計(jì)等低功耗設(shè)計(jì)技術(shù)，為如何對開源處理器進(jìn)行低功耗設(shè)計(jì)實(shí)現(xiàn)提供設(shè)計(jì)參考。論文針對 AO486 處理器研究設(shè)計(jì)了一套有效的電源管理方式，將不同的子系統(tǒng)模塊分別劃分成不同的電源域，并且引入 DVFS技術(shù)，可以根據(jù)系統(tǒng)實(shí)際的工作負(fù)載情況，調(diào)節(jié)相應(yīng)的工作電壓與工作頻率來提高系統(tǒng)的能效，整個處理器系統(tǒng)的電源狀態(tài)設(shè)計(jì)符合 ACPI 規(guī)范標(biāo)準(zhǔn)。3.2 AO486 處理器系統(tǒng)AO486 是一個 x86 兼容的 Verilog 內(nèi)核，實(shí)現(xiàn)了 486 SX 的所有功能。基于 Bochs軟件實(shí)現(xiàn)，核心代碼都經(jīng)過建模和測試驗(yàn)證。

圖 5-2 處理器可視化 power 結(jié)果Fig.5-2 Process DVE power result圖 5-3 電源狀態(tài)仿真波形Fig.5-3 Power state simulation waveform
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2018
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 孫強(qiáng);;VLSI低功耗設(shè)計(jì)方法綜述[J];牡丹江師范學(xué)院學(xué)報(bào)(自然科學(xué)版);2011年03期

2 陳志強(qiáng);潘蘭芳;韓安太;吳秀山;;門控時(shí)鐘單元IP核設(shè)計(jì)[J];中國集成電路;2009年10期

3 常曉濤;張明明;張志敏;韓銀和;;應(yīng)用于片上系統(tǒng)中低功耗IP核設(shè)計(jì)的自適應(yīng)門控時(shí)鐘技術(shù)[J];計(jì)算機(jī)學(xué)報(bào);2007年05期

4 戴紅衛(wèi),郭煒,韓澤耀,王琴;一款低功耗SoC芯片的時(shí)鐘管理策略[J];微電子學(xué)與計(jì)算機(jī);2005年03期

相關(guān)碩士學(xué)位論文 前5條

1 羅韜;基于時(shí)序糾錯的自適應(yīng)電壓調(diào)制技術(shù)研究[D];電子科技大學(xué);2013年

2 劉磊;一種基于延遲線的AVS電路關(guān)鍵模塊設(shè)計(jì)[D];電子科技大學(xué);2013年

3 姜龍;SOC低功耗物理設(shè)計(jì)中電源網(wǎng)絡(luò)分析與研究[D];南京理工大學(xué);2013年

4 謝謙;自適應(yīng)電壓調(diào)節(jié)電路的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2012年

5 趙守磊;VLSI低功耗設(shè)計(jì)與研究[D];山東大學(xué);2010年

本文編號：2637974