【摘要】： 數(shù)字信號(hào)處理器(DSP)是對(duì)信號(hào)和圖像進(jìn)行實(shí)時(shí)處理的一類高性能的CPU,它廣泛應(yīng)用于通信、家用電器、航空航天、工業(yè)測(cè)量、生物醫(yī)學(xué)工程及軍事等領(lǐng)域。目前,DSP在數(shù)字通信等便攜式應(yīng)用領(lǐng)域面臨著新的挑戰(zhàn),設(shè)計(jì)低功耗、低成本以及在有限的功耗條件下保持最高性能的DSP芯片成為當(dāng)務(wù)之急。 隨著應(yīng)用需求的發(fā)展,為方便數(shù)字信號(hào)處理器(DSP)與各種外圍串行設(shè)備進(jìn)行數(shù)據(jù)通信,越來越多的DSP配置了片上串口部件。串行接口已從標(biāo)準(zhǔn)串口發(fā)展到包含眾多擴(kuò)展功能模塊的多通道緩沖串口(McBSP),它不僅提供高速、全雙工的標(biāo)準(zhǔn)串行通信能力,而且支持SPI協(xié)議和語音處理等無線通信應(yīng)用�？膳渲玫亩嗤ǖ谰彌_串口已成為高性能DSP的重要片上外設(shè)。 本文以FT-C55LP項(xiàng)目為背景,研究串口部件的設(shè)計(jì)與現(xiàn)實(shí)。論文根據(jù)該串口的總體硬件架構(gòu),結(jié)合該DSP的設(shè)計(jì)要點(diǎn)完成串行接口的RTL級(jí)硬件電路的設(shè)計(jì)與實(shí)現(xiàn),包括串口的發(fā)送數(shù)據(jù)通路、接收數(shù)據(jù)通路、收發(fā)控制通路和擴(kuò)展功能模塊,支持多通道模式和時(shí)鐘停止模式。并在硬件實(shí)現(xiàn)中注意低功耗設(shè)計(jì)及關(guān)鍵路徑優(yōu)化。最后驗(yàn)證結(jié)果表明:設(shè)計(jì)的多通道串口功能正確,傳輸速率最高達(dá)到35Mb/s。
【圖文】：

控制寄存器中的相位、幀長、字長、幀忽略以及數(shù)據(jù)延遲位，這里采用單相位幀發(fā)送和接收數(shù)據(jù)，一幀包含一個(gè) 24 位字，幀不忽略，2bit 數(shù)據(jù)延遲位；接下來對(duì)采樣率產(chǎn)生器寄存器進(jìn)行設(shè)置，采用多少分頻的時(shí)鐘，選擇采樣率產(chǎn)生器的時(shí)鐘來源，這里發(fā)送和接收端都采用 CPU 中時(shí)鐘的 2 分頻；最后啟動(dòng)采樣率產(chǎn)生器、接收端、發(fā)送端、幀同步產(chǎn)生器以及對(duì)數(shù)據(jù)發(fā)送寄存器進(jìn)行寫數(shù)據(jù)。

CPU 時(shí)鐘的二分頻時(shí)鐘。采樣率產(chǎn)生器寄存器 SRGR2 中的 CLKSM 位設(shè)為 1，表示采用 CPU 時(shí)鐘作為采樣率產(chǎn)生器時(shí)鐘來源，F(xiàn)PER 位設(shè)為 1f，即幀周期為 16 個(gè)CLKG 時(shí)鐘周期。圖 4.4 時(shí)鐘和幀模擬波形圖模擬波形如圖 4.4 所示：采樣率產(chǎn)生產(chǎn)生的時(shí)鐘 CLKG 為 CPU 時(shí)鐘的二分頻時(shí)鐘，幀周期為 16 個(gè) CLKG 時(shí)鐘周期。由圖可見，采樣率產(chǎn)生器的功能正確該驗(yàn)證中還包括壓縮擴(kuò)展模塊功能的驗(yàn)證，此模塊在數(shù)字語音通訊中相當(dāng)重要，在當(dāng)今語音通訊中最大的障礙就是帶寬限制，所以數(shù)字信號(hào)在傳輸?shù)倪^程中，在信號(hào)不失真的前提下，對(duì)數(shù)字信號(hào)進(jìn)行壓擴(kuò)操作能很大的減少帶寬。驗(yàn)證的步驟為：?jiǎn)为?dú)的啟動(dòng)發(fā)送和接收，輸入需要壓縮或者擴(kuò)展的數(shù)據(jù)，在發(fā)送端或者接收端對(duì)比正確的數(shù)據(jù)，，從而判斷壓擴(kuò)模塊功能是否正確。該模塊驗(yàn)證中最重要的是配置好接收控制寄存器 RCR 和發(fā)送控制寄存器 XCR 中的字長R/XWDLEN 位和 R/XCOMPAND 位，字長必須設(shè)置為 8 位。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2009
【分類號(hào)】：TP334.7

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 曹曉琳,吳平,丁鐵夫;基于對(duì)數(shù)脈沖編碼調(diào)制的語音壓縮系統(tǒng)實(shí)現(xiàn)[J];電子工程師;2004年09期

2 沙燕萍,皇甫偉,曾烈光;異步FIFO的VHDL設(shè)計(jì)[J];電子技術(shù)應(yīng)用;2001年06期

3 孫延州,嚴(yán)洪;DSP芯片McBSP時(shí)鐘停止模式的原理及其應(yīng)用[J];電子科技;2005年02期

4 楊文華,羅曉沛;專用集成電路的設(shè)計(jì)驗(yàn)證方法及一種實(shí)際的通用微處理器設(shè)計(jì)的多級(jí)驗(yàn)證體系[J];計(jì)算機(jī)研究與發(fā)展;1999年06期

5 李竹,韋永高;基于TMS320 VC5410 McBSP在通信系統(tǒng)中的應(yīng)用研究[J];計(jì)算機(jī)與數(shù)字工程;2005年03期

6 嚴(yán)立雄;ASIC驗(yàn)證技術(shù)[J];微處理機(jī);1997年01期

本文編號(hào)：2624385