【摘要】： 相變存儲(chǔ)器是一種新型的非易失性半導(dǎo)體存儲(chǔ)器,具有高速、高集成度、低壓、低功耗、與CMOS工藝兼容等優(yōu)點(diǎn),被國(guó)際半導(dǎo)體工業(yè)協(xié)會(huì)認(rèn)為是最有可能取代SRAM、DRAM和FLASH等當(dāng)今主流產(chǎn)品而成為未來(lái)存儲(chǔ)器主流和最先成為商用產(chǎn)品的下一代半導(dǎo)體存儲(chǔ)器件。 本文圍繞相變存儲(chǔ)器芯片電路設(shè)計(jì)這一方向,對(duì)芯片電路的設(shè)計(jì)與實(shí)現(xiàn),開(kāi)展了一系列的研究。 相變存儲(chǔ)器芯片的整體框架主要包括:存儲(chǔ)陣列,譯碼電路,邏輯控制電路,寫(xiě)驅(qū)動(dòng)電路和讀出放大電路五部分。本文的重點(diǎn)為設(shè)計(jì)對(duì)相變單元實(shí)現(xiàn)相變操作至關(guān)重要的寫(xiě)驅(qū)動(dòng)電路:首先設(shè)計(jì)了驅(qū)動(dòng)偏置電路中的帶隙基準(zhǔn)電壓電路,該電路可產(chǎn)生高精度的基準(zhǔn)電壓;接著由基準(zhǔn)電壓電路出發(fā),設(shè)計(jì)了電流源電路,可產(chǎn)生高精度的基準(zhǔn)電流;基準(zhǔn)電流作為偏置,施加于寫(xiě)驅(qū)動(dòng)電流鏡電路,最終可產(chǎn)生大小不同的讀、寫(xiě)、擦電流;同時(shí)為了保證有效讀出,還設(shè)計(jì)了讀限幅電路。采用HSPICE進(jìn)行電路仿真,結(jié)果表明基準(zhǔn)電壓和偏置電流的設(shè)計(jì)滿(mǎn)足了高精度的要求,均具有較低的溫度系數(shù)(低于8ppm/℃)和較高的電源抑制比(高于50dB);寫(xiě)驅(qū)動(dòng)電流鏡的設(shè)計(jì)則滿(mǎn)足了相變單元對(duì)操作電流脈沖的要求;限幅電路在讀高阻的情形時(shí)很好的將相變單元兩端的電壓限制在0.9V以下,有效地保證了讀操作時(shí)相變單元狀態(tài)的穩(wěn)定。 整個(gè)芯片電路和版圖的設(shè)計(jì)與仿真是基于中芯國(guó)際半導(dǎo)體制造有限公司(SMIC)的0.18μm標(biāo)準(zhǔn)邏輯CMOS工藝下的參數(shù)模型進(jìn)行的,并最終用SMIC的單層多晶、4層金屬的0.18μm標(biāo)準(zhǔn)邏輯CMOS工藝外加特殊的相變薄膜工藝實(shí)現(xiàn)了16Kbit相變存儲(chǔ)器試驗(yàn)芯片的制造。 最后,進(jìn)行了一系列的芯片測(cè)試工作,包括未封裝的探針測(cè)試與封裝后的測(cè)試:探針測(cè)試主要表征了相變單元的性能;封裝后的測(cè)試則主要測(cè)試了CMOS電路的性能,通過(guò)將HSPICE仿真結(jié)果與測(cè)試結(jié)果進(jìn)行比對(duì),進(jìn)一步驗(yàn)證了CMOS電路的性能。
【圖文】：

Ovonyx負(fù)責(zé)非揮發(fā)性存儲(chǔ)技術(shù)的stefan之后，PCRAM成本及性能上的優(yōu)勢(shì)將全面超到22nln以下。因此可以說(shuō)，PCRAM發(fā)展前景性及操作原理采用的相變電阻材料以硫系化合物為主，文獻(xiàn)、SbTe、InTe、SesbTe等，，比較有代表性的是是被研究的最廣泛也是最為成熟的一種，本文、擦操作(Reset和set)是通過(guò)施加電壓或電流脈數(shù)據(jù)的讀出(Read)則靠測(cè)量相變電阻在不同狀態(tài)典型的器件結(jié)構(gòu)，電流通過(guò)納米尺寸的下電極近。

減小寫(xiě)入電流。圖1.2所示為典型的PCRAM單元的I一V曲線(xiàn)。如圖所示，多晶態(tài)的相變材料一始具有較低的阻值，當(dāng)外加的電流高到Reset操作的電流區(qū)域時(shí)，材料將熔化而處融熔狀態(tài)，之后電流迅速撤去，經(jīng)過(guò)快速冷卻，材料進(jìn)入冷液態(tài)，因?yàn)榻Y(jié)晶過(guò)程需有一定的孕育階段，但此時(shí)材料溫度已降低至結(jié)晶溫度以下，沒(méi)有經(jīng)過(guò)結(jié)晶過(guò)程，而直接實(shí)現(xiàn)了晶態(tài)向非晶態(tài)的轉(zhuǎn)化，即低阻向高阻的轉(zhuǎn)變I’5]。非晶態(tài)的相變材料最初則具有較高的電阻值，當(dāng)其兩端的電壓逐漸增加至超過(guò)闡電壓時(shí)漢動(dòng)時(shí)，相變材料會(huì)發(fā)生崩潰現(xiàn)象而使得流過(guò)其中的電流突然增大，此特性稱(chēng)為開(kāi)關(guān)特性(switch)I’6]，之后若電流繼續(xù)增加，一旦達(dá)到set操作所需的電流區(qū)時(shí)，相變材料的溫度將上升到熔化溫度之下、結(jié)晶溫度之上，這種狀態(tài)保持一段時(shí)后，材料就會(huì)有結(jié)晶的現(xiàn)象，從而實(shí)現(xiàn)了非晶態(tài)向晶態(tài)的轉(zhuǎn)化，即高阻態(tài)向低阻態(tài)轉(zhuǎn)變l，51。除了上述Reset與set過(guò)程外，PCRAM讀取操作(Reed)同樣重要，圖1.2中亦顯了PCRAM單元的讀取區(qū)間，讀電壓必須盡量低，以避免單元的狀態(tài)在讀取時(shí)受干擾，因?yàn)槿糇x電壓過(guò)高，有可能引起相變材料發(fā)生“S初tch”現(xiàn)象，或者再次發(fā)相變而改變其初始的狀態(tài)[’7-2’】。月.勸.曲.曲.門(mén)UnU自盯仙內(nèi)U
【學(xué)位授予單位】：中國(guó)科學(xué)院研究生院（上海微系統(tǒng)與信息技術(shù)研究所）
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類(lèi)號(hào)】：TP333;TN79

【參考文獻(xiàn)】

相關(guān)期刊論文 前6條

1 許偉達(dá);;IC測(cè)試原理-存儲(chǔ)器和邏輯芯片的測(cè)試[J];半導(dǎo)體技術(shù);2006年05期

2 江金光,王耀南;高精度帶隙基準(zhǔn)電壓源的實(shí)現(xiàn)[J];半導(dǎo)體學(xué)報(bào);2004年07期

3 盛敬剛,陳志良,石秉學(xué);1V電源的CMOS能隙電壓基準(zhǔn)源[J];半導(dǎo)體學(xué)報(bào);2005年04期

4 秦波;賈晨;陳志良;陳弘毅;;1V電源非線(xiàn)性補(bǔ)償?shù)母邷囟确�(wěn)定性電壓帶隙基準(zhǔn)源[J];半導(dǎo)體學(xué)報(bào);2006年11期

5 汪寧,魏同立;一種具有高電源抑制比的低功耗CMOS帶隙基準(zhǔn)電壓源[J];微電子學(xué);2004年03期

6 劉韜,徐志偉,程君俠;一種高電源抑制比CMOS能隙基準(zhǔn)電壓源[J];微電子學(xué);1999年02期

本文編號(hào)：2592906