【摘要】：近年來,隨著人們對高清視頻產(chǎn)品需求的日益增加,視頻編碼技術(shù)得到了飛速的發(fā)展,視頻的壓縮比率越來越高,畫質(zhì)越來越清晰,但解碼所需的數(shù)學(xué)和邏輯運(yùn)算量也越來越大。如果使用電腦上的視頻播放器直接利用CPU進(jìn)行解碼,那么CPU的占用率將會非常高,播放高清視頻的時(shí)候畫面不流暢,甚至無法播放,系統(tǒng)的也無法進(jìn)行任何其他操作。為了解決這一問題,人們將CPU的一部分解碼工作負(fù)載到GPU中去,由GPU來完成解碼任務(wù),以此減少CPU的占用率,提高系統(tǒng)性能并降低能耗。本文主要是基于國產(chǎn)化飛騰處理器平臺上的高清視頻解碼播放的相關(guān)研究工作。飛騰處理器具有多任務(wù)并發(fā)處理能力強(qiáng)、單核處理性能偏弱,且無多媒體指令支持的特性。傳統(tǒng)的軟件視頻解碼技術(shù)并不適用于國產(chǎn)飛騰處理器的計(jì)算機(jī)平臺,解決國產(chǎn)飛騰處理器計(jì)算機(jī)平臺上的高清視頻播放問題,有助于國產(chǎn)化飛騰平臺應(yīng)用的推廣和提高飛騰視頻解碼的性能。首先,本文采用軟件多線程并行解碼方案,針對高碼率的高清視頻解碼,結(jié)合FT 1000A系統(tǒng)芯片異構(gòu)多和特性,將視頻串行解碼優(yōu)化為并行解碼處理,依據(jù)不同的劃分方式,將解碼過程劃分為功能并行和數(shù)據(jù)并行,實(shí)現(xiàn)了國產(chǎn)化飛騰平臺上的多線程并行解碼優(yōu)化方案。其次,本文結(jié)合UVD視頻硬解碼通用引擎新技術(shù)與VDPAU視頻硬解碼接口技術(shù),設(shè)計(jì)出國產(chǎn)化飛騰平臺上的GPU高清視頻硬件解碼方案,通過該方案實(shí)現(xiàn)對多格式高清視頻硬件解碼加速的支持。并基于上述框架設(shè)計(jì),以及飛騰平臺上視頻硬件解碼的實(shí)現(xiàn)面臨的大小端字節(jié)序轉(zhuǎn)換與頁表長度對齊等問題,實(shí)現(xiàn)了飛騰平臺上高清視頻的低成本、低功耗硬件解碼播放。最后,本文基于FT 1000A軟硬件環(huán)境,對實(shí)現(xiàn)的高清視頻解碼方案的功能和性能進(jìn)行了評測。實(shí)驗(yàn)結(jié)果表明:在飛騰平臺上采用多線程技術(shù)的解碼方案,與基于單核處理器的軟件解碼相比,性能可提升20%以上,但解碼23fps的1080P高清視頻的CPU占用率仍處于50%以上,性能優(yōu)化不理想。而采用基于VDPAU的GPU硬件視頻解碼方案解碼1080P高清視頻,其CPU占用率可以控制在30%以下,性能大幅提升。
【圖文】：

圖2.10 FT1000A四核 CPU占用率由上表數(shù)據(jù)可知，隨著計(jì)算機(jī)核數(shù)的增加，當(dāng) N=1,2,4 時(shí)解碼速度依次遞減 N=4 時(shí)解碼速度達(dá)到最優(yōu)值。當(dāng) N>=4 時(shí)解碼速度與 N=4 基本相當(dāng)，有輕高。多核處理器通過增加執(zhí)行單元，結(jié)合多線程編程的并行處理方法，可以在范圍內(nèi)顯著提升系統(tǒng)的運(yùn)行效率，但是系統(tǒng)的運(yùn)行效率并不會隨著 CPU 的不加而無限提升。在多核 CPU 中，單線程程序的圖像處理速度取決于最高速度的 CPU，其在程序運(yùn)行期間得不到充分的利用；多線程程序的圖像處理速度取決于線程核數(shù)間的最小值。當(dāng)核數(shù)大于線程數(shù)時(shí)，圖像解碼的速度取決于線程數(shù)，其使用的核數(shù)為線程數(shù)值；當(dāng)線程數(shù)大于核數(shù)時(shí)，系統(tǒng)將各個(gè)線程優(yōu)化到各個(gè)，圖像解碼的速度只取決于核數(shù)。將多線程技術(shù)應(yīng)用在高清視頻解碼中，，可分利用多核計(jì)算機(jī)的資源，提高視頻解碼效率。由以上測試結(jié)果分析可以得出，多線程并行解碼的 CPU 占用率雖有一定，但 CPU 占用率仍在 50%以上，對系統(tǒng)系能的提升并不明顯，系統(tǒng)性能處

面例子只寫一個(gè)寄存器，其值為 0。31~30bit 為包類型標(biāo)識符，0 型數(shù)據(jù)包的類型標(biāo)識符為 0，其 30bit 為 PACKET_TYPE0（0x0）。圖4.5 類型 0 命令包結(jié)構(gòu)2）1 型命令包1 型命令包用于寫兩個(gè)寄存器，部分寄存器使命令無法訪問到，這個(gè)時(shí)候需要使用 0 型命令。1 型命令包主體為分別向包頭定義的兩個(gè)寄存器寫入的值。1型命令包包頭定義如下表 4.4：表4.4 1 型命令包包頭定義BITS Field Name Description10:0 REG_INDEX1 第一個(gè)寄存器的地址21:11 REG_INDEX2 第二個(gè)寄存器的地址29:22 RESERVED 保留位31:30 TYPE 1 型命令包的類型為 0x1由于 1 型命令包可以用 0 型命令包代替，而且 1 型命令包并不能訪問到所有寄存器，在本文 3.10 內(nèi)核 Radeon驅(qū)動中沒有使用 1 型命令包。圖4.6 類型 1 命令包結(jié)構(gòu)3）2 型命令包2 型命令包是一個(gè)空命令包，用于填充對齊命令。2 型命令包沒有包主體，其
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 劉其軍;羅明宇;付燕平;歸強(qiáng);;基于VDPAU的GPU多視頻解碼[J];計(jì)算機(jī)系統(tǒng)應(yīng)用;2013年12期

2 吳玲達(dá);呂雅帥;楊超;趙忠文;;國產(chǎn)基礎(chǔ)軟硬件集成應(yīng)用攻關(guān)關(guān)鍵技術(shù)研究[J];裝備學(xué)院學(xué)報(bào);2013年05期

3 鄒彬彬;梁凡;;一種基于CPU+GPU的AVS視頻并行編碼方法[J];上海大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年03期

4 王海峰;陳慶奎;;圖形處理器通用計(jì)算關(guān)鍵技術(shù)研究綜述[J];計(jì)算機(jī)學(xué)報(bào);2013年04期

5 朱豪杰;韓俊剛;鄧軍勇;吳成茂;;GPU命令處理器的存儲管理單元設(shè)計(jì)[J];西安郵電大學(xué)學(xué)報(bào);2013年01期

6 盧風(fēng)順;宋君強(qiáng);銀�？�;張理論;;CPU/GPU協(xié)同并行計(jì)算研究綜述[J];計(jì)算機(jī)科學(xué);2011年03期

7 鄭君君;劉連芳;;視頻編碼標(biāo)準(zhǔn)的發(fā)展和研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2007年05期

8 許俊賢;張祥;李童;;SPARC體系結(jié)構(gòu)[J];計(jì)算機(jī)研究與發(fā)展;1990年11期

本文編號：2543044