發(fā)布時間：2019-07-30 08:25

【摘要】：隨著集成電路工藝技術(shù)的迅猛發(fā)展,在產(chǎn)業(yè)需求的強力推動下,微處理器逐漸由分時共享的單核/多核總線架構(gòu)發(fā)展成為并行處理的多核片上互連架構(gòu)。在多核處理器中,隨著處理器核、存儲資源和外設(shè)的增多,片內(nèi)數(shù)據(jù)通信需求劇增,共享存儲數(shù)據(jù)的保護(hù)問題也愈加突出,因此,迫切需要進(jìn)行高效片上互連和存儲保護(hù)機制的研究。本文面向國產(chǎn)自主研發(fā)的同構(gòu)八核微處理器Octa-Core DSP,提出一種帶存儲保護(hù)單元的多級片上互連結(jié)構(gòu),既能滿足該多核處理器的通信需求,具有高帶寬和低延遲的特點,又能保證整個多核處理器數(shù)據(jù)訪問的安全性。本文的主要工作和創(chuàng)新點如下:對片上互連和存儲保護(hù)的發(fā)展和研究現(xiàn)狀進(jìn)行分析,結(jié)合同構(gòu)八核微處理器Octa-Core DSP的結(jié)構(gòu)特點,提出了帶存儲保護(hù)單元的多級片上互連的總體結(jié)構(gòu)。設(shè)計并實現(xiàn)了多級片上互連結(jié)構(gòu):首先,從總體上分析了多級片上的性能需求;其次,規(guī)劃了總體拓?fù)浣Y(jié)構(gòu)和每一級詳細(xì)拓?fù)浣Y(jié)構(gòu);進(jìn)而,對多級片上網(wǎng)絡(luò)的流控機制、仲裁分發(fā)策略、交換開關(guān)類型、路由表以及參數(shù)寄存器進(jìn)行了設(shè)計;最后,基于AMBA AXI4協(xié)議,設(shè)計了多級片上互連的互連協(xié)議。設(shè)計并實現(xiàn)了存儲保護(hù)單元:首先,從總體上分析了Octa-Core DSP中存儲保護(hù)功能需求;其次,定義了存儲保護(hù)單元的總體結(jié)構(gòu)和在多級片上互連中的位置;再者,對存儲保護(hù)單元的各個功能進(jìn)行了詳細(xì)設(shè)計,包括權(quán)限級別、許可結(jié)構(gòu)、訪問控制流程、參數(shù)寄存器等。對本文設(shè)計進(jìn)行了功能驗證:首先,根據(jù)現(xiàn)行的驗證方法論制定了詳細(xì)的驗證策略;其次,分別對多級片上互連和存儲保護(hù)單元進(jìn)行了模塊級驗證和結(jié)果分析;最后,構(gòu)建統(tǒng)一的帶存儲保護(hù)單元的多級片上互連驗證平臺并進(jìn)行了功能驗證和結(jié)果分析。
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP332
，

本文編號：2520772