【摘要】：提出了一種縮短SOI Flash存儲器浮柵長度的改進結構。對采用改進結構的器件進行仿真,結果表明,改進型結構與傳統(tǒng)型結構相比,其存儲窗口由3.7V提升到4.9V,提升了32%;在相同的閾值電壓改變量(編程和擦除過程中閾值電壓偏移量分別為3.5V/-3.5V)的情況下,所需的編程時間縮短了73%,擦除時間縮短了64%,表明改進型結構的性能得到了顯著提高。
[Abstract]:......
【作者單位】： 南京郵電大學電子科學與工程學院;
【基金】：國家自然科學基金資助項目(61106009&61076073)
【分類號】：TP333

【相似文獻】

相關期刊論文 前10條

1 Paul Rako;;模擬浮柵技術獲得承認[J];電子設計技術;2010年03期

2 Rainer Bonitz;;恒憶閃存抗X射線[J];電子設計技術;2010年06期

3 劉張李;鄒世昌;張正選;畢大煒;胡志遠;俞文杰;陳明;王茹;;浮柵存儲器的單粒子輻射效應研究進展[J];功能材料與器件學報;2010年05期

4 閭錦;陳裕斌;左正;施毅;濮林;鄭有p，

本文編號：2458096