【摘要】：DDR存儲器作為處理器的片外主存儲器,是一種高性能、低成本的存儲解決方案。DDR存儲器被大量應用于PC,服務器和如今的SOC設計中。它被用來存放數(shù)據(jù)和程序,因此俗稱“內存”。隨著處理器技術的不斷進步,存儲器技術也隨之不斷發(fā)展。 目前,業(yè)界主流已從DDR2向DDR3過渡,這是因為DDR3比DDR2不但具有更低的功耗,也具有更高的速度和容量。但是在使用DDR3內存時,設計者面臨的一個主要的挑戰(zhàn)是對高速I/O的需求。這是因為當接口速度高于1Gbps時,I/O性能變得非常關鍵,或將成為整個系統(tǒng)性能的瓶頸。因此設計高速的DDR3I/O電路已變成非常迫切的應用需求。當設計者設計DDR3 I/O時將會發(fā)現(xiàn),隨著接口速度的提高,數(shù)字信號將表現(xiàn)出越來越多的非理想性,而信號完整性也將成為設計者最主要關注之一。 DDR3 I/O是一種數(shù)模混合高速專用I/O,在設計時,接口設計者面臨的主要挑戰(zhàn)包括,他不但需要先進的深亞微米工藝提供的高速MOS開關,也需要選擇合適的電路架構以實現(xiàn)高性能,還需要在電路設計之初就充分考慮反射和噪聲等信號完整性問題,并建立合適的寄生參數(shù)模型進行仿真和優(yōu)化,同時還要保證緊湊的版圖設計和可靠的ESD性能。本文基于實際工程需要,設計并實現(xiàn)了一種DDR3 I/O,它基于中芯國際65mm低漏電工藝技術全定制開發(fā),在1.5V工作電壓下可達到800Mbps～1600Mbps數(shù)據(jù)率。它完全符合JEDEC DDR3規(guī)范,可作為專用接口IP模塊,應用于DDR3內存控制器物理層中。
[Abstract]:As the main out-of-chip memory of processor, DDR memory is a high performance and low cost storage solution. DDR memory is widely used in PC, server and today's SOC design. It is used to hold data and programs, so it is commonly known as "memory". With the development of processor technology, memory technology is also developing. At present, the mainstream of the industry has transitioned from DDR2 to DDR3 because DDR3 not only has lower power consumption, but also has higher speed and capacity than DDR2. But a major challenge for designers when using DDR3 memory is the need for high-speed I / O. This is because when the interface speed is higher than 1Gbps, I / O performance becomes very critical, or will become the bottleneck of the whole system performance. Therefore, the design of high-speed DDR3I/O circuit has become a very urgent application demand. When designers design DDR3 I / O, they will find that with the increase of interface speed, digital signals will show more and more non-ideality, and signal integrity will become one of the most important concerns of designers. DDR3 I / O is a digital-to-analog hybrid high-speed dedicated I / O, and the main challenges that interface designers face in designing it include not only high speed MOS switches provided by advanced deep submicron processes. It is also necessary to select the appropriate circuit architecture to achieve high performance, and to fully consider the problems of signal integrity such as reflection and noise at the beginning of circuit design, and to establish appropriate parasitic parameter models for simulation and optimization. Also ensure compact layout design and reliable ESD performance. In this paper, we design and implement a kind of DDR3 I / O based on SMIC 65mm low leakage technology, which can achieve 800Mbps~1600Mbps data rate at 1.5V working voltage. It fully conforms to the JEDEC DDR3 specification and can be used as a special interface IP module in the physical layer of DDR3 memory controller.
【學位授予單位】：復旦大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TN405;TP333

【共引文獻】

相關期刊論文 前10條

1 楊盛波;唐寧;覃賢芳;;一種用于RFID標簽芯片LDO穩(wěn)壓源的設計[J];安防科技;2008年12期

2 周明;;開關電源控制器在汽車電子產(chǎn)品中的應用及研究[J];安徽科技;2008年03期

3 何曉燕;王慶春;;CMOS反相器電壓傳輸特性的分析和仿真[J];安康師專學報;2006年02期

4 段天睿;滕照宇;姚勇;李興紅;黃明炳;;柔性線路板串擾PSpice仿真分析及應用[J];安全與電磁兼容;2009年05期

5 滕照宇;黎明柱;宋崇希;張昀;白維;周顯光;;硬盤微帶線路串擾問題的研究[J];安全與電磁兼容;2012年01期

6 祝曉笑;劉昌舉;蔣永富;;格雷碼在焦平面CMOS讀出電路中的應用[J];半導體光電;2009年04期

7 黃松壘;張偉;黃張成;方家熊;;基于輸入失調補償?shù)陌惦娏饕种谱x出電路研究[J];半導體光電;2011年03期

8 余有靈,許維勝,吳啟迪;電子鎮(zhèn)流器控制器中帶隙基準源的設計與實現(xiàn)[J];半導體技術;2004年11期

9 楊振,顏永紅,齊良頡;利用CMOS技術實現(xiàn)pH-ISFET傳感器集成化的設計[J];半導體技術;2004年12期

10 沈菊;宋志棠;劉波;封松林;朱加兵;;一種高精度CMOS帶隙基準電壓源設計[J];半導體技術;2007年09期

相關會議論文 前10條

1 張少華;周德儉;;若干因素下的高速互連線間的串擾規(guī)律研究[A];2008中國電子制造技術論壇論文集[C];2008年

2 侯金華;;基于FPGA的SOC系統(tǒng)可靠性設計[A];2011中國電工技術學會學術年會論文集[C];2011年

3 楊棟;趙毅強;廖俊;;線列紅外探測器讀出電路的研究[A];中國光學學會2010年光學大會論文集[C];2010年

4 黃松壘;張偉;黃張成;方家熊;;基于輸入失調補償?shù)陌惦娏饕种谱x出電路研究[A];中國光學學會2010年光學大會論文集[C];2010年

5 王歡;王志功;喬廬峰;徐勇;劉永旺;牛曉康;楊思勇;徐健;;155-Mb/s0.5μm CMOS激光驅動器[A];全國第十三次光纖通信暨第十四屆集成光學學術會議論文集[C];2007年

6 孫志新;李開航;;一種運用于ADC中的兩倍增益采樣保持電路[A];2011高等職業(yè)教育電子信息類專業(yè)學術暨教學研討會論文集[C];2011年

7 高國清;馮勇建;曾景華;;一種負反饋高精度的CMOS帶隙基準電壓源[A];福建省科協(xié)第五屆學術年會數(shù)字化制造及其它先進制造技術專題學術年會論文集[C];2005年

8 劉廣民;吉方;張勇斌;何建國;趙興海;;微細電火花放電脈沖邊沿振蕩機理和抑制方法研究[A];第14屆全國特種加工學術會議論文集[C];2011年

9 蔡亮;郝曉曦;鄒暉;胡毅;;40G光收發(fā)模塊復用解復用高速電路設計[A];2008年中國高校通信類院系學術研討會論文集（下冊）[C];2009年

10 王宗躍;陳少昌;吳昊;;高速PCB設計中互連線的仿真分析[A];2009通信理論與技術新發(fā)展——第十四屆全國青年通信學術會議論文集[C];2009年

相關博士學位論文 前10條

1 王憶;高性能低壓差線性穩(wěn)壓器研究與設計[D];浙江大學;2010年

2 許偉偉;適用于便攜式產(chǎn)品的單電感多輸出直流—直流變換器的研究與設計[D];復旦大學;2011年

3 李婭妮;單周期臨界導通PFC轉換器控制模式及關鍵技術研究[D];西安電子科技大學;2010年

4 高崧;寬帶宏模型技術與無源性補償[D];西安電子科技大學;2011年

5 陳建華;PCB傳輸線信號完整性及電磁兼容特性研究[D];西安電子科技大學;2010年

6 吳鐵峰;基于PWM控制方式的電源管理芯片設計與實現(xiàn)[D];西安電子科技大學;2011年

7 孫康明;高性能視網(wǎng)膜修復芯片的研究[D];重慶大學;2010年

8 李蕾;UHF RFID單芯片讀寫器關鍵技術研究與設計[D];天津大學;2010年

9 劉云濤;電容式SIGMA-DELTA微加速度計接口ASIC芯片研究[D];哈爾濱工業(yè)大學;2010年

10 魏琦;高性能流水線模數(shù)轉換器設計[D];清華大學;2010年

相關碩士學位論文 前10條

1 祁德桂;EPIRB板級設計及信號完整性分析[D];哈爾濱工程大學;2010年

2 王忠寶;無源RFID溫度傳感芯片模擬前端設計[D];遼寧工程技術大學;2010年

3 居大鵬;大功率LED驅動器的研究與設計[D];蘇州大學;2010年

4 姚海珍;筆記本電腦中高速信號完整性分析與應用改進[D];蘇州大學;2010年

5 譚傳武;高性能BICMOS電荷泵電源管理芯片設計[D];湖南工業(yè)大學;2010年

6 張爾東;音叉式石英微陀螺CMOS集成檢測電路設計[D];哈爾濱理工大學;2010年

7 陳麗坤;一種高速流水線ADC的研究[D];北京交通大學;2011年

8 王成成;儀器前端專用集成電路研究與測試[D];北京交通大學;2010年

9 白光宇;射頻可重構濾波器設計[D];北京交通大學;2010年

10 付麗曼;嵌入式12位300MHz數(shù)模轉換器設計技術研究[D];江南大學;2010年

，

本文編號：2426089