發(fā)布時(shí)間：2018-10-22 10:48

【摘要】：科學(xué)計(jì)算已經(jīng)成為繼理論研究和物理實(shí)驗(yàn)之后，現(xiàn)代科學(xué)研究的第三種手段，其計(jì)算結(jié)果的精度將直接影響科學(xué)研究的成果和成敗。隨著計(jì)算規(guī)模不斷擴(kuò)大，科學(xué)計(jì)算中浮點(diǎn)運(yùn)算的舍入誤差累積加劇，這導(dǎo)致計(jì)算結(jié)果不精確、不可靠、甚至不正確。高精度算術(shù)是保證大規(guī)�？茖W(xué)計(jì)算精度最直接、有效、可靠的方法，同時(shí)它具有提高算法可再現(xiàn)性、增強(qiáng)算法穩(wěn)定性、加快算法收斂速度等優(yōu)勢(shì)。然而，基于CPU或GPU的通用計(jì)算平臺(tái)，內(nèi)部定制了確定寬度的數(shù)據(jù)通路和固定精度的運(yùn)算單元，只能通過(guò)軟件模擬的方式實(shí)現(xiàn)多種高精度浮點(diǎn)算術(shù)，這導(dǎo)致計(jì)算性能和效率低。 近年來(lái)，F(xiàn)PGA器件以其可定制、可重構(gòu)、高性能、低功耗的優(yōu)勢(shì)，成為理想的加速計(jì)算平臺(tái)。本文將FPGA可重構(gòu)技術(shù)、超長(zhǎng)指令字（VLIW）技術(shù)與高精度計(jì)算相結(jié)合，探索解決基于FPGA的高精度算法加速器設(shè)計(jì)面臨的關(guān)鍵問(wèn)題，開(kāi)發(fā)高精度應(yīng)用中不同層次的并行性和最大化FPGA的性能和資源利用率。本文取得的主要研究成果如下： 1、提出一個(gè)適應(yīng)高精度運(yùn)算的處理器體系結(jié)構(gòu)——定制VLIW模板。VLIW技術(shù)是挖掘算法并行性的一種理想方法，具有硬件結(jié)構(gòu)簡(jiǎn)單、性能高和擴(kuò)展性好的特點(diǎn)。本文針對(duì)高精度運(yùn)算的特征，在FPGA平臺(tái)上定制了一個(gè)VLIW模板結(jié)構(gòu)，內(nèi)部集成多個(gè)定制高精度基本運(yùn)算單元，通過(guò)VLIW指令的顯式并行技術(shù)來(lái)開(kāi)發(fā)高精度運(yùn)算中的指令級(jí)并行�；诖四０褰⒖膳渲玫亩郪LIW核的高精度算法加速器體系結(jié)構(gòu)，開(kāi)發(fā)高精度應(yīng)用算法中線程級(jí)并行。最后，針對(duì)VLIW技術(shù)中的關(guān)鍵問(wèn)題——代碼膨脹，提出一種適合FPGA平臺(tái)的多級(jí)索引VLIW指令壓縮技術(shù)，使用標(biāo)志位和多存儲(chǔ)體方式解決傳統(tǒng)代碼壓縮技術(shù)中的VLIW指令長(zhǎng)度不確定問(wèn)題，最大限度避免空操作帶來(lái)指令空間浪費(fèi)。在基于定制VLIW模板的四精度基本函數(shù)處理器和四精度算法加速器設(shè)計(jì)中，該壓縮策略的壓縮率分別為37.5%和24.5%。 2、提出基于全展開(kāi)的精確四精度向量?jī)?nèi)積算法及實(shí)現(xiàn)結(jié)構(gòu)。針對(duì)科學(xué)計(jì)算中最常見(jiàn)的、對(duì)數(shù)值算法穩(wěn)定性和結(jié)果精度影響較大的基本操作——向量?jī)?nèi)積，本文提出基于全展開(kāi)的精確四精度向量?jī)?nèi)積算法和實(shí)現(xiàn)結(jié)構(gòu)（Quad-HPMAC），采用無(wú)損失的定點(diǎn)操作獲得精確內(nèi)積結(jié)果，采用累加和的兩級(jí)存儲(chǔ)結(jié)構(gòu)、累加和劃分及進(jìn)位保留累加等優(yōu)化策略來(lái)提高Quad-HPMAC單元的頻率和吞吐率。最后，基于Quad-HPMAC模塊建立統(tǒng)一四精度矩陣運(yùn)算加速器，實(shí)現(xiàn)矩陣乘、LU分解和MGS-QR分解算法。實(shí)驗(yàn)結(jié)果表明，相對(duì)于通用Intel多核平臺(tái)上并行軟件實(shí)現(xiàn)，該加速器能夠取得5~8位的精度提升和40倍以上的性能提升。 3、提出基于VLIW模板的統(tǒng)一四精度基本函數(shù)計(jì)算模型及實(shí)現(xiàn)結(jié)構(gòu)。針對(duì)科學(xué)計(jì)算中基本函數(shù)種類多、實(shí)現(xiàn)復(fù)雜、使用頻率低、計(jì)算延時(shí)大的特征，本文提出基于VLIW模板的統(tǒng)一四精度基本函數(shù)計(jì)算模型和實(shí)現(xiàn)結(jié)構(gòu)（QP_VELP）。該結(jié)構(gòu)具有性能高和擴(kuò)展性好的優(yōu)勢(shì)，利用Estrin策略提高多項(xiàng)式計(jì)算的并行性，通過(guò)循環(huán)展開(kāi)、流水線并行和VLIW指令顯式并行技術(shù)提高性能。與相關(guān)工作相比，統(tǒng)一基本函數(shù)處理器不僅在資源消耗、延時(shí)、精度等方面占優(yōu)，而且該處理器能夠使用統(tǒng)一硬件資源實(shí)現(xiàn)多種基本函數(shù)的計(jì)算，在實(shí)際科學(xué)和工程應(yīng)用中取得較高的資源利用率。 4、提出基于VLIW模板的四精度算法加速器結(jié)構(gòu)。本文針對(duì)科學(xué)計(jì)算中不規(guī)則類計(jì)算密集型算法，，以空間目標(biāo)軌道預(yù)測(cè)SGP4/SDP4算法為例，提出基于VLIW模板的四精度算法加速器結(jié)構(gòu)。通過(guò)集成QP_VELP模塊實(shí)現(xiàn)多種使用頻率低的基本函數(shù)，解決基本操作種類多的問(wèn)題；通過(guò)定制VLIW指令的約束來(lái)滿足操作之間復(fù)雜的數(shù)據(jù)依賴關(guān)系；通過(guò)多個(gè)四精度操作單元的并行執(zhí)行來(lái)開(kāi)發(fā)算法的指令級(jí)并行性；通過(guò)多個(gè)VLIW核的并行執(zhí)行來(lái)開(kāi)發(fā)算法的線程級(jí)并行。同時(shí)，本文還提出基于貪婪思想的指令調(diào)度算法，結(jié)合存儲(chǔ)空間分配及沖突檢測(cè)，實(shí)現(xiàn)算法的數(shù)據(jù)流圖到定制VLIW指令槽的映射，最大限度地減少定制VLIW指令中的空操作。實(shí)驗(yàn)結(jié)果表明，相對(duì)于Intel多核處理器，該四精度算法加速器能夠取得7.8~15倍的性能提升。 5、針對(duì)某些計(jì)算精度要求更高的特定科學(xué)應(yīng)用領(lǐng)域，本文將四精度算法加速器中的相關(guān)概念、研究及實(shí)現(xiàn)方法擴(kuò)展到任意精度浮點(diǎn)算術(shù)系統(tǒng)中。提出基于全展開(kāi)的任意精度精確向量?jī)?nèi)積算法及實(shí)現(xiàn)結(jié)構(gòu)（VPMAC）和基于VLIW模板的任意精度基本函數(shù)處理器（VP_VELP），其中VP_VELP內(nèi)部集成多個(gè)任意精度基本操作單元，通過(guò)VLIW指令的顯式并行技術(shù)和動(dòng)態(tài)改變內(nèi)部計(jì)算精度的方法來(lái)提高性能，使用統(tǒng)一硬件資源實(shí)現(xiàn)多種任意精度基本操作和任意精度基本函數(shù)。最后，通過(guò)VPMAC協(xié)處理器和統(tǒng)一任意精度矩陣加速器（VPMATA）這兩種方式實(shí)現(xiàn)任意精度矩陣類算法。實(shí)驗(yàn)結(jié)果表明：相對(duì)于Intel四核處理器上的并行MPFR函數(shù)庫(kù)，集成8個(gè)VPMAC模塊和1個(gè)VP_VELP模塊的VPMATA能夠獲得13~63倍的加速效果。
[Abstract]:......
【學(xué)位授予單位】：國(guó)防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2012
【分類號(hào)】：TP332;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前2條

1 周毓麟,袁國(guó)興;關(guān)于科學(xué)計(jì)算用數(shù)字電子計(jì)算機(jī)字長(zhǎng)問(wèn)題[J];計(jì)算機(jī)工程與科學(xué);2005年10期

2 周毓麟;科學(xué)計(jì)算用數(shù)字電子計(jì)算機(jī)的若干問(wèn)題[J];數(shù)學(xué)進(jìn)展;1989年04期

相關(guān)博士學(xué)位論文 前1條

1 鄧宇;基于圖著色的存儲(chǔ)層次優(yōu)化技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

本文編號(hào)：2286939