本文選題：陣列處理器 + 存儲結(jié)構(gòu)　； 參考：《北京郵電大學(xué)學(xué)報》2017年04期

【摘要】：為了緩解隨處理器核數(shù)增多而被激化的"存儲墻"問題,提出了局部高速交叉互連、全局片上網(wǎng)絡(luò)互連的兩級混合互連網(wǎng)絡(luò)結(jié)構(gòu),設(shè)計了支持統(tǒng)一編址方式的數(shù)據(jù)傳送機制.在現(xiàn)場可編程門陣列上實現(xiàn)了2種規(guī)模的存儲結(jié)構(gòu),對面積、時序和功耗進行統(tǒng)計.基于System C開發(fā)了混合仿真平臺,仿真結(jié)果表明,所提結(jié)構(gòu)具有較高的存儲訪問帶寬和較低的局部數(shù)據(jù)訪問延遲.
[Abstract]:In order to alleviate the problem of "storage wall" which is agitated with the increase of processor core number, a two-stage hybrid interconnection network structure of local high-speed interconnect and global on-chip network interconnection is proposed, and a data transmission mechanism supporting uniform addressing mode is designed. Two kinds of memory structures are implemented on the field programmable gate array, and the area, timing and power consumption are calculated. A hybrid simulation platform based on system C is developed. The simulation results show that the proposed architecture has high memory access bandwidth and low local data access delay.
【作者單位】： 西安電子科技大學(xué)微電子學(xué)院;西安郵電大學(xué)電子工程學(xué)院;
【基金】：國家自然科學(xué)基金項目(61272120,61634004,61602377) 陜西省科技統(tǒng)籌計劃項目(2016KTZDGY02-04-02) 陜西省教育廳專項科研計劃項目(17JK0689)
【分類號】：TP33

【相似文獻】

相關(guān)期刊論文 前10條

1 沈緒榜;裴茹霞;;嵌入式陣列處理器的發(fā)展[J];電子產(chǎn)品世界;2008年10期

2 楊喬林;;一個基于規(guī)則的陣列處理器開發(fā)環(huán)境[J];計算機研究與發(fā)展;1989年04期

3 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

4 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運動估計陣列處理器結(jié)構(gòu)[J];計算機學(xué)報;2006年10期

5 ;新品櫥窗[J];多媒體世界;1999年04期

6 孫懷初;;浮點陣列處理器—DT7010[J];微計算機信息;1987年01期

7 曉道;MGAG400風(fēng)采[J];電腦;1999年07期

8 植強;一種基于FPGA的FFT陣列處理器[J];電子對抗技術(shù);2002年06期

9 周干民;;片上網(wǎng)絡(luò):下一代技術(shù)[J];商業(yè)文化(學(xué)術(shù)版);2007年06期

10 李本娟;王嘉芳;姜譽;李旭亮;;片上網(wǎng)絡(luò)容錯路由算法分析和評價[J];智能計算機與應(yīng)用;2011年05期

相關(guān)博士學(xué)位論文 前3條

1 王俊輝;高性能多核處理器的低功耗片上網(wǎng)絡(luò)研究[D];國防科學(xué)技術(shù)大學(xué);2015年

2 王旭;眾核系統(tǒng)的片上網(wǎng)絡(luò)和存儲結(jié)構(gòu)研究[D];吉林大學(xué);2010年

3 金曦;多核體系結(jié)構(gòu)中基于共享存儲器與片上網(wǎng)絡(luò)的通信技術(shù)研究[D];東北大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2003年

2 劉建國;數(shù)字多波束陣列處理器硬件設(shè)計與研制[D];西北工業(yè)大學(xué);2002年

3 黃虎才;多態(tài)陣列處理器的并行計算研究[D];西安郵電大學(xué);2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國防科學(xué)技術(shù)大學(xué);2008年

6 于學(xué)球;可擴展64核處理器關(guān)鍵技術(shù)研究—片上網(wǎng)絡(luò)、存儲體系及LTE實現(xiàn)[D];復(fù)旦大學(xué);2014年

7 鐘陽;片上網(wǎng)絡(luò)功耗分析及其優(yōu)化策略研究[D];電子科技大學(xué);2014年

8 于璐;基于Mesh-of-Tree結(jié)構(gòu)的片上網(wǎng)絡(luò)低功耗關(guān)鍵技術(shù)的研究[D];北京工業(yè)大學(xué);2015年

9 冷鎮(zhèn)宇;基于GPU-like和GPU-CPU架構(gòu)的異構(gòu)片上網(wǎng)絡(luò)的設(shè)計與研究[D];北京工業(yè)大學(xué);2015年

10 化迎召;X-DSP多通道多鏈路雙向環(huán)形片上網(wǎng)絡(luò)及網(wǎng)絡(luò)接口的設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2014年

，

本文編號：2111211