本文選題：編譯器 + SRAM�。� 參考：《安徽大學》2012年碩士論文

【摘要】：存儲器設計是當前數(shù)字系統(tǒng)設計中不可或缺的組成部分,在電子通信、消費類電子產(chǎn)品、個人電腦、大型電腦、衛(wèi)星等領域中都有存儲器的廣泛應用。在SoC設計中,設計人員通常將存儲器嵌入到SoC中,這種做法在提高系統(tǒng)效率的同時減少了電源的功耗和封裝成本。SIA(Semiconductor Industry Association)的統(tǒng)計數(shù)據(jù)表明,集成電路技術的發(fā)展使單個芯片中能夠集成更大面積的存儲器,進而使存儲器在整個SoC面積中占據(jù)支配地位,預計在未來幾年中存儲器面積的比例還會進一步加大。 當前,各種類型存儲器的市場占有率排序依次為DRAM、SRAM、ROM、 EPROM、E2PROM和Flash。由此可見靜態(tài)隨機存儲器SRAM的廣泛應用前景。通常的嵌入式SRAM設計有兩種方式：一是全定制設計,根據(jù)要求人工完成電路、版圖等的設計和拼接。全定制方法設計存儲器是以存儲器密度、速度、功耗、產(chǎn)率和封裝尺寸為主要考慮因素的,其設計周期通常需要數(shù)月甚至幾年的時間,而且需要大量的人力、物力投入,最終實現(xiàn)的是一款符合單一用戶要求的存儲器設計；另一種是編譯器(Compiler)技術,就是采用預先設計的SRAM模塊電路建立基本單元庫,根據(jù)對SRAM的字長和字深的要求由編譯器程序調(diào)用庫文件最終完成SRAM電路、版圖的拼接和實現(xiàn),其電路和版圖以及verilog等格式的文件由編譯器自動生成,用戶通過在操作界面上簡單的設置就可以自己產(chǎn)生所需符合要求的存儲器單元模塊的GDSII文件和網(wǎng)表文件等,用戶不能修改電路的內(nèi)部結構和版圖。在實際的應用中,不同的應用場合必然對存儲器設置提出不同的要求。傳統(tǒng)的存儲器全定制實現(xiàn)的方法雖然能夠針對應用場合進行設計并獲得良好的功耗、性能面積等屬性,但是這種方法同時也具有高成本和長設計周期的缺點,并不適用與大范圍的推廣。因此開發(fā)一款能夠生成特定尺寸范圍內(nèi)存儲器的Memory Compiler具有廣泛的應用價值 本文選擇Memory Compiler的方法,其目的是能夠根據(jù)用戶的需要在保持一定的性能和功耗屬性的前提下自動生成特定尺寸的存儲器。在文中我們對編譯器實際設計過程中的各個環(huán)節(jié)進行了洋細的介紹,對各種常見的編譯器實現(xiàn)方法進行了深入的探討,最終實現(xiàn)了一款在較大尺寸范圍內(nèi)(深度16-8192字、寬度2-128位)可配置的SRAM Compiler,該編譯器具備高速和低功耗兩種工作模式,編譯產(chǎn)生的SRAM性能不低于相同工藝條件下相同配置SRAM的典型性能。
[Abstract]:Memory design is an indispensable part of the current digital system design. It is widely used in the fields of electronic communication, consumer electronics, personal computer, mainframe computer, satellite and so on. In SoC design, designers usually embed memory into SoC, which not only improves system efficiency, but also reduces power consumption and encapsulation cost of Sia (Semiconductor Industry Association) statistics. With the development of integrated circuit (IC) technology, a larger area of memory can be integrated into a single chip, and then memory occupies a dominant position in the whole SoC area. It is expected that the proportion of memory area will be further increased in the next few years. At present, the order of market share of various types of memory is DRAM SRAM rom, EPROMU E2PROM and Flash. It can be seen that static random access memory (SRAM) is widely used. There are two ways to design embedded SRAM: one is fully customized design, according to the requirements of manual circuit, layout design and splicing. Fully customized memory design is based on memory density, speed, power consumption, productivity and package size. Its design cycle usually takes months or even years, and requires a lot of manpower and material investment. Finally, a memory design that meets the requirements of a single user is realized, and the other is the Compiler technology, which uses the pre-designed SRAM module circuit to build the basic cell library. According to the requirements of word length and word depth of SRAM, the SRAM circuit is finally completed by the compiler program calling library file, the layout is spliced and implemented, and the circuit, layout and files in verilog format are automatically generated by the compiler. The user can produce the GDSII file and the network table file of the memory cell module by setting up on the operation interface. The user can not modify the internal structure and layout of the circuit. In practical applications, different applications must put forward different requirements for memory settings. Although the traditional fully customized memory implementation method can be designed for applications and obtain good properties such as power consumption, performance area, but this method also has the disadvantages of high cost and long design period. Do not apply to a wide range of promotion. So developing a memory Compiler that can generate memory in a given size range has a wide range of applications. This paper introduces the method of selecting memory Compiler. The purpose is to automatically generate memory of specific size according to the needs of users while maintaining certain performance and power properties. In this paper, we give a detailed introduction to the various links in the actual design of the compiler, and discuss in depth various common compiler implementation methods. Finally, we realize a large size range (depth 16-8192 words). SRAM Compiler with a width of 2-128 bits is configurable. The compiler has two working modes, high speed and low power consumption, and the SRAM performance produced by the compiler is not lower than that of the same configuration SRAM under the same process conditions.
【學位授予單位】：安徽大學
【學位級別】：碩士
【學位授予年份】：2012
【分類號】：TP333;TN47

【相似文獻】

相關期刊論文 前10條

1 王德坤;曹洲;劉海南;楊獻;;脈沖激光背照射單粒子效應實驗研究[J];原子能科學技術;2011年07期

2 李明;余學峰;盧健;高博;崔江維;周東;許發(fā)月;席善斌;王飛;;PDSOI CMOS SRAM總劑量輻射及退火效應的研究[J];核技術;2011年06期

3 趙樂;王子歐;張立軍;;α粒子注入對SRAM存儲單元的影響研究[J];微電子學;2011年03期

4 陳善強;師立勤;;基于TCAD和Geant 4的SRAM單粒子效應評估[J];空間科學學報;2011年04期

5 柏娜;呂百濤;楊軍;時龍興;;隨機摻雜波動引起的6T SRAM訪問失效率分析[J];微電子學;2011年04期

6 解彥;周昌義;周盛雨;石磊;;基于單片SRAM的EDAC電路設計[J];微計算機信息;2011年07期

7 李江輝;王景存;;基于FPGA的視頻采集與顯示系統(tǒng)設計[J];電視技術;2011年13期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

相關會議論文 前10條

1 馬琪;裘燕鋒;;片上SRAM內(nèi)建自測試的實現(xiàn)方法[A];第六屆中國測試學術會議論文集[C];2010年

2 邢克飛;何偉;周永彬;楊俊;;SRAM型FPGA單粒子翻轉的高效無中斷檢測與修復技術[A];第二屆中國衛(wèi)星導航學術年會電子文集[C];2011年

3 劉客;李振濤;李勇;邢座程;;一種電流模式敏感放大器及其在SRAM的應用[A];第15屆全國信息存儲技術學術會議論文集[C];2008年

4 高博;余學峰;任迪遠;李豫東;崔江維;李茂順;李明;王義元;;SRAM型FPGA器件總劑量輻射損傷效應研究[A];第十五屆全國核電子學與核探測技術學術年會論文集[C];2010年

5 田文波;章斌;;基于SRAM的XILINX FPGA單粒子翻轉的測試和試驗方法研究[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

6 王林;朱建華;項傳銀;黃好城;阮愛武;;一種基于SRAM的FPGA互聯(lián)資源測試方法的研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

7 羅尹虹;郭紅霞;陳偉;姚志斌;張鳳祁;郭剛;蘇秀娣;陸虹;;2k SRAM重離子微束單粒子翻轉實驗研究[A];第十三屆全國核電子學與核探測技術學術年會論文集（下冊）[C];2006年

8 趙凱;高見頭;楊波;李寧;于芳;劉忠立;肖志強;洪根深;;CMOS SOI SRAM電路的抗單粒子能力研究[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

9 唐民;;超深亞微米SRAM和Flash存儲器的輻射效應[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

10 于躍;郭旗;任迪遠;李鵬偉;;靜態(tài)隨機存儲器抗總劑量輻射性能篩選在線測試系統(tǒng)[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

相關重要報紙文章 前10條

1 特約作者 八戒;未來CPU緩存的主角[N];電腦報;2010年

2 本報記者 王政;“技術秀”大戲開幕[N];中國電子報;2002年

3 閆書強;不會消失的“0”和“1”[N];電腦報;2009年

4 何小明;日本廠商聯(lián)合開發(fā)多芯片快閃存儲器組件[N];中國電子報;2001年

5 ;持續(xù)發(fā)展的臺灣半導體設計業(yè)[N];中國電子報;2001年

6 ;富士通閃存與ISSI內(nèi)存聯(lián)姻[N];中國電子報;2002年

7 何小明;移動通信激活新型元器件[N];中國電子報;2002年

8 王迅;韓國將批量生產(chǎn)納米級芯片[N];中國有色金屬報;2002年

9 國務院發(fā)展研究中心國際技術經(jīng)濟所研究員 吳康迪;半導體巨頭推動工藝研發(fā)進程 32納米芯片接近實用[N];中國電子報;2008年

10 本報記者 馮曉偉;MCU：高數(shù)位產(chǎn)品增速加快[N];中國電子報;2008年

相關博士學位論文 前8條

1 鄭丹丹;嵌入式CPU的納米尺度SRAM設計研究[D];浙江大學;2009年

2 景乃鋒;面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究[D];上海交通大學;2012年

3 王忠明;SRAM型FPGA的單粒子效應評估技術研究[D];清華大學;2011年

4 呂冬明;基于自主嵌入式處理器的半自定制物理設計方法研究[D];浙江大學;2009年

5 余輝龍;CMOS一體化相機關鍵技術研究[D];中國科學院研究生院（長春光學精密機械與物理研究所）;2010年

6 李博;固態(tài)硬盤寫效率及能耗優(yōu)化研究[D];華中科技大學;2010年

7 談恩民;數(shù)字電路BIST設計中的優(yōu)化技術[D];上海交通大學;2007年

8 丁潛;集成電路軟錯誤問題研究[D];清華大學;2009年

相關碩士學位論文 前10條

1 龔展立;面向嵌入式SOC的Memory Compiler設計與實現(xiàn)[D];安徽大學;2012年

2 徐雅男;90nm工藝高速低功耗SRAM的設計[D];復旦大學;2010年

3 胡明浩;抗輻照4K×32bit SRAM的研究與設計[D];電子科技大學;2010年

4 王振;抗輻射加固SRAM設計與測試[D];國防科學技術大學;2010年

5 康穎;支持異構并行多處理器的SRAM控制接口模塊的設計研究[D];西安電子科技大學;2011年

6 晏莎莎;低功耗高穩(wěn)定性八管SRAM單元電路設計[D];西安電子科技大學;2011年

7 龍娟;高速低功耗SRAM的設計與實現(xiàn)[D];西安電子科技大學;2007年

8 吳晨;基于數(shù)據(jù)保持電壓的低功耗SRAM設計[D];蘇州大學;2011年

9 張家勝;65nm工藝下嵌入式SRAM技術的研究與實現(xiàn)[D];國防科學技術大學;2011年

10 仇名強;65nm高性能SRAM體系架構及電路實現(xiàn)[D];安徽大學;2012年

，

本文編號：2108551