本文選題：NAND閃存 + 多通道　； 參考：《電子技術(shù)應(yīng)用》2017年09期

【摘要】：介紹了一種可應(yīng)用于固態(tài)硬盤(Solid State Disk)主控芯片中的閃存控制器的設(shè)計實現(xiàn)方法。該閃存控制器最大支持4路閃存通路,4路閃存通路共用一個ECC糾錯模塊,提出一種新型可編程控制方法,CPU可實現(xiàn)4路閃存數(shù)據(jù)的并發(fā)讀寫,并兼容多種品牌的閃存顆粒。主要介紹了該閃存控制器的硬件架構(gòu)及關(guān)鍵模塊的設(shè)計實現(xiàn)思路,并最終給出了閃存控制器的驗證結(jié)果及綜合結(jié)果,在多種糾錯格式及4路通路的配置下,閃存控制器的性能及成本均能滿足一般SSD主控芯片的使用需求。
[Abstract]:This paper introduces a design and implementation method of flash memory controller which can be used in solid State disk. The flash controller can support a single ECC error correction module. A new programmable control method, CPU, is proposed to realize concurrent reading and writing of 4-channel flash data, and it is compatible with multi-brand flash memory particles. This paper mainly introduces the hardware architecture of the flash controller and the design and realization of the key modules, and finally gives the verification results and synthesis results of the flash memory controller, under the configuration of various error correction formats and four paths. The performance and cost of flash controller can meet the requirements of general SSD master control chip.
【作者單位】： 清華大學(xué)微電子學(xué)研究所;
【基金】：國家高技術(shù)研究發(fā)展計劃(863計劃)(2015AA016701)
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 葉晉達(dá);;微控制器8098集成電路及其應(yīng)用[J];集成電路應(yīng)用;1991年04期

2 李鐵山;;USB的工作原理(下)[J];電腦采購周刊;2000年19期

3 ;縮略語[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2006年12期

4 劉瑰 ,朱鴻宇;通用DDR SDRAM控制器的設(shè)計[J];微型機(jī)與應(yīng)用;2004年08期

5 徐振國;李欣;;基于EPM1240的SDRAM控制器的設(shè)計[J];電子設(shè)計工程;2012年02期

6 于蕾;楊莘元;;利用USB控制器設(shè)計的Windows音量控制器[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2007年12期

7 賈偉琦;;基于可編程邏輯器件的SDRAM控制器的設(shè)計[J];硅谷;2013年07期

8 王秀芝,栗霄立;現(xiàn)場可編程微控制器接口及其在醫(yī)療儀器上的應(yīng)用[J];微處理機(jī);1999年02期

9 劉景寧;李開君;馮丹;童薇;;基于Nios Ⅱ的DDR SDRAM控制器的相關(guān)技術(shù)研究與實現(xiàn)[J];計算機(jī)應(yīng)用研究;2007年12期

10 夏軍;龐征斌;李小芳;潘國騰;李永進(jìn);;一種高性能DDR2控制器的設(shè)計與實現(xiàn)[J];計算機(jī)工程與科學(xué);2010年07期

相關(guān)碩士學(xué)位論文 前9條

1 董岱岳;基于FPGA的DDR3 SDRAM控制器設(shè)計[D];山東大學(xué);2015年

2 王海燕;高性能DDR3/LPDDR2 SDRAM控制器設(shè)計及軟件驗證[D];電子科技大學(xué);2014年

3 楊軍;基于FPGA的DDR3控制器IP設(shè)計與驗證[D];南昌航空大學(xué);2015年

4 舒立;高性能SDRAM控制器設(shè)計及軟硬件結(jié)合測試[D];電子科技大學(xué);2012年

5 蔡大偉;PXI示波器DDR SDRAM控制器的設(shè)計[D];哈爾濱工業(yè)大學(xué);2011年

6 容濤濤;適用于DDR SDRAM的控制器設(shè)計[D];西安電子科技大學(xué);2012年

7 舒展;DDR2控制器IP的設(shè)計與FPGA實現(xiàn)[D];合肥工業(yè)大學(xué);2009年

8 劉瑰;USB控制器的IP設(shè)計[D];解放軍信息工程大學(xué);2004年

9 陳飛;基于FPGA的QDRⅡ和QDRⅡ+SRAM控制器設(shè)計[D];南京大學(xué);2012年

，

本文編號：2084417