本文選題：DDR3 + IP核�。� 參考：《蘭州交通大學(xué)》2012年碩士論文

【摘要】：作為計(jì)算機(jī)系統(tǒng)的重要組成部件,內(nèi)存性能的好壞直接影響計(jì)算機(jī)系統(tǒng)。由于處理器的訪問(wèn)請(qǐng)求不能被內(nèi)存直接識(shí)別,因此,需要內(nèi)存控制器來(lái)負(fù)責(zé)完成處理器對(duì)內(nèi)存的控制操作,而內(nèi)存控制器決定了計(jì)算機(jī)系統(tǒng)所能使用的最大內(nèi)存容量、存儲(chǔ)體數(shù)目、內(nèi)存類(lèi)型和速度、內(nèi)存顆粒的數(shù)據(jù)深度和數(shù)據(jù)寬度等重要參數(shù)。因此,內(nèi)存控制器便成為影響內(nèi)存性能發(fā)揮乃至計(jì)算機(jī)系統(tǒng)整體性能提升的關(guān)鍵因素之一。內(nèi)存控制器的研究也成為高性能計(jì)算、嵌入式系統(tǒng)等領(lǐng)域的研究熱點(diǎn)之一 論文在研究DDR3SDRAM JEDEC規(guī)范JESD79-3E的基礎(chǔ)上,首先對(duì)DDR3的讀寫(xiě)機(jī)制和關(guān)鍵技術(shù)進(jìn)行了分析,為控制器的設(shè)計(jì)提供了理論支撐,然后結(jié)合Altera公司的外部存儲(chǔ)器解決方案,并考慮嵌入式系統(tǒng)的特點(diǎn),對(duì)控制器的設(shè)計(jì)方案進(jìn)行了論證,設(shè)計(jì)出了DDR3內(nèi)存控制器IP核的整體架構(gòu),接著,采用自頂向下的模塊化設(shè)計(jì)思路,將內(nèi)存控制器劃分為10個(gè)子模塊,并使用VHDL語(yǔ)言對(duì)各個(gè)模塊進(jìn)行編程實(shí)現(xiàn)。 在完成控制器IP核的設(shè)計(jì)后,首先使用VHDL語(yǔ)言編寫(xiě)了測(cè)試平臺(tái)(Test Bench),在Quartus10.0SP1和Modelsim軟件中對(duì)內(nèi)存控制器IP核進(jìn)行軟件仿真,接著,論文還給出用戶接口模塊、初始化模塊、指令仲裁模塊等關(guān)鍵子模塊的RTL級(jí)仿真結(jié)果,并對(duì)仿真結(jié)果分別進(jìn)行了分析。最后,在Altera Stratix IV E開(kāi)發(fā)板上對(duì)控制器IP核進(jìn)行了FPGA驗(yàn)證。 本論文所設(shè)計(jì)的DDR3內(nèi)存控制器IP核具有以下特點(diǎn)： (1)支持Unbuffer ECC or Non-ECC的全系列內(nèi)存模組,最高可支持容量為8GB的內(nèi)存模組。 (2)具有內(nèi)存模組自動(dòng)識(shí)別功能,無(wú)需進(jìn)行參數(shù)配置等特點(diǎn),節(jié)省了用戶在使用控制器IP核時(shí)需要配置參數(shù)的工作。 (3)支持最高工作頻率為800MHz,內(nèi)存帶寬為8500Mbps。 (4)支持Altera ALTMEMPHY數(shù)字接口。 (5)該IP核適用于嵌入式系統(tǒng),具有靈活性好、可移植性強(qiáng)等特點(diǎn)。
[Abstract]:As an important component of computer system, the performance of memory directly affects the computer system. Because the access request of the processor can not be recognized directly by the memory, the memory controller is required to complete the control operation of the processor to the memory, and the memory controller determines the maximum memory capacity that the computer system can use. The number of memory, the type and speed of memory, the data depth and width of memory particles are important parameters. Therefore, memory controller becomes one of the key factors that affect the performance of memory and even the whole performance of computer system. The research of memory controller has become one of the research hotspots in the field of high performance computing and embedded system. Based on the research of JESD79-3E specification of DDR3SDRAM JEDEC, this paper first analyzes the reading and writing mechanism and key technology of DDR3. This paper provides theoretical support for the design of controller, and then demonstrates the design scheme of controller combining with the external memory solution of Altera Company and considering the characteristics of embedded system. The whole architecture of DDR3 memory controller IP core is designed. Then, the memory controller is divided into 10 sub-modules by top-down modularization, and each module is programmed with VHDL. After the design of the IP core of the controller is completed, the test platform Test Benchon is written with VHDL language, and the IP core of the memory controller is simulated in Quartus 10.0SP1 and Modelsim software. Then, the user interface module and initialization module are given. The RTL simulation results of the key sub-modules such as instruction arbitration module are analyzed. Finally, the IP core of the controller is verified on the Altera Stratix IV E development board. The IP core of DDR3 memory controller designed in this paper has the following characteristics: (1) the full series of memory modules supporting unbuffer ECC or Non-ECC, and the maximum memory module with capacity of 8GB. No need for parameter configuration, etc. This saves the user the work of configuration parameters when using the IP core of the controller. 3) supports the highest working frequency of 800MHz, memory bandwidth of 8500Mbps.4) supports Altera ALTMEMPHY digital interface. 5) the IP core is suitable for embedded system. It has the characteristics of good flexibility and portability.
【學(xué)位授予單位】：蘭州交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類(lèi)號(hào)】：TP333.1;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前9條

1 張宇;時(shí)龍興;王學(xué)香;黃少珉;;面向片上系統(tǒng)的高性能SDRAM控制器設(shè)計(jì)[J];固體電子學(xué)研究與進(jìn)展;2007年03期

2 須文波;胡丹;;DDR2 SDRAM控制器的FPGA實(shí)現(xiàn)[J];江南大學(xué)學(xué)報(bào);2006年02期

3 方茁,陳澤文,彭澄廉;SOPC設(shè)計(jì)中的用戶自定義邏輯[J];計(jì)算機(jī)工程;2004年17期

4 程曉東,鄭為民,唐志敏;基于DDR SDRAM控制器時(shí)序分析的模型[J];計(jì)算機(jī)工程;2005年17期

5 馮子軍;肖俊華;胡偉武;;龍芯1號(hào)IP驗(yàn)證方法[J];計(jì)算機(jī)工程;2008年05期

6 陸陽(yáng);王強(qiáng);張本宏;諸葛戰(zhàn)斌;;計(jì)算機(jī)系統(tǒng)容錯(cuò)技術(shù)研究[J];計(jì)算機(jī)工程;2010年13期

7 江先陽(yáng);劉新春;張佩珩;孫凝暉;徐志偉;;計(jì)算密集型體系集成DDR SDRAM控制器設(shè)計(jì)[J];計(jì)算機(jī)工程與科學(xué);2006年03期

8 ;Reliable Memory Feedback Design for a Class of Nonlinear Fuzzy Systems with Time-varying Delay[J];International Journal of Automation & Computing;2007年02期

9 張凱,李云崗;基于AMBA總線的DDR2 SDRAM控制器研究與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2005年09期

相關(guān)碩士學(xué)位論文 前6條

1 湯彥;片上內(nèi)存控制器性能評(píng)估和優(yōu)化[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

2 鄧麗;高帶寬低延時(shí)的DDR2內(nèi)存控制器的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

3 李瑞;基于SoC的存儲(chǔ)控制器IP核的分析與設(shè)計(jì)[D];電子科技大學(xué);2008年

4 舒展;DDR2控制器IP的設(shè)計(jì)與FPGA實(shí)現(xiàn)[D];合肥工業(yè)大學(xué);2009年

5 張永志;DDR2內(nèi)存控制器的模塊設(shè)計(jì)和驗(yàn)證平臺(tái)技術(shù)研究[D];合肥工業(yè)大學(xué);2009年

6 韋喜波;DDR SDRAM控制器的設(shè)計(jì)與驗(yàn)證[D];哈爾濱工業(yè)大學(xué);2009年

，

本文編號(hào)：2031429