本文選題：System + Verilog��； 參考：《現(xiàn)代電子技術(shù)》2015年07期

【摘要】：基于VMM方法學(xué)設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)隨機(jī)驗(yàn)證環(huán)境,驗(yàn)證一個(gè)64位ALU。該驗(yàn)證環(huán)境具備一套功能完備的隨機(jī)測(cè)試程序發(fā)生器,可以生成覆蓋率指導(dǎo)的有約束的定點(diǎn)、浮點(diǎn)指令序列,調(diào)用一個(gè)由C語(yǔ)言實(shí)現(xiàn)的參考模型進(jìn)行運(yùn)算結(jié)果自檢,并采用覆蓋率收斂技術(shù)實(shí)現(xiàn)覆蓋率快速收斂。實(shí)踐結(jié)果表明,設(shè)計(jì)的隨機(jī)驗(yàn)證環(huán)境,能夠高效驗(yàn)證ALU的各項(xiàng)邏輯功能,減少測(cè)試時(shí)間,且隨機(jī)測(cè)試程序生成模塊可以簡(jiǎn)單移植應(yīng)用于處理器其他模塊的功能驗(yàn)證。
[Abstract]:A random verification environment based on VMM methodology is designed and implemented to verify a 64 bit ALU. The verification environment has a set of random test program generator with complete function, which can generate constrained fixed-point, floating-point instruction sequence guided by coverage, and call a reference model realized by C language for self-checking of operation results. The fast convergence of coverage is realized by using coverage convergence technique. The practical results show that the designed random verification environment can efficiently verify the logic functions of ALU and reduce the test time, and the random test program generation module can be easily transplanted to other modules of the processor for functional verification.
【作者單位】： 桂林電子科技大學(xué)電子工程及自動(dòng)化學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(51465011)
【分類(lèi)號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前7條

1 沈海華;衛(wèi)文麗;陳云霽;;覆蓋率驅(qū)動(dòng)的隨機(jī)測(cè)試生成技術(shù)綜述[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2009年04期

2 張瑾;王劍;;基于龍芯2F處理器的硬件驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2009年S1期

3 朱思良;;基于VMM驗(yàn)證方法學(xué)的MCU驗(yàn)證環(huán)境[J];中國(guó)集成電路;2011年01期

4 于伽;黑勇;陳黎明;;隨機(jī)測(cè)試程序發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2012年07期

5 黃思遠(yuǎn);邵智勇;于承興;常華;張波;;VMM中功能覆蓋率收斂技術(shù)[J];現(xiàn)代電子技術(shù);2010年04期

6 石君友;王璐;李海偉;王風(fēng)武;;基于設(shè)計(jì)特性覆蓋的測(cè)試性定量分析方法[J];系統(tǒng)工程與電子技術(shù);2012年02期

7 潘能剛;曾凡平;曹青;;隨機(jī)測(cè)試用例的自動(dòng)化生成和約簡(jiǎn)[J];小型微型計(jì)算機(jī)系統(tǒng);2011年10期

【共引文獻(xiàn)】

相關(guān)期刊論文 前10條

1 雷航;陳麗敏;;Markov鏈?zhǔn)褂媚Ｐ偷臏y(cè)試用例生成方法研究[J];電子科技大學(xué)學(xué)報(bào);2011年05期

2 張良;易江芳;佟冬;程旭;王克義;;使用局部建模的微處理器測(cè)試程序自動(dòng)生成方法[J];電子學(xué)報(bào);2011年07期

3 劉麗娜;朱玲莉;;一種基于不變量的測(cè)試空間約簡(jiǎn)方法[J];電子質(zhì)量;2013年02期

4 王宇;劉宏偉;;基于FPGA的微體系結(jié)構(gòu)驗(yàn)證平臺(tái)[J];智能計(jì)算機(jī)與應(yīng)用;2013年03期

5 田樹(shù)新;李祖勤;刁宏偉;曲慶龍;;基于測(cè)試性設(shè)計(jì)特性的樣本量確定方法[J];四川兵工學(xué)報(bào);2014年10期

6 沈海華;王朋宇;衛(wèi)文麗;郭崎;;基于遺傳算法的全芯片級(jí)覆蓋率驅(qū)動(dòng)隨機(jī)驗(yàn)證技術(shù)[J];計(jì)算機(jī)研究與發(fā)展;2009年10期

7 張良;佟冬;程旭;王克義;;覆蓋矩陣反饋的演化測(cè)試程序生成方法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2011年03期

8 郭崎;;處理器驗(yàn)證激勵(lì)在線(xiàn)篩選技術(shù)[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2012年05期

9 姚愛(ài)紅;吳劍;張智鈞;;功能覆蓋率驅(qū)動(dòng)的TAU/MVBC模塊驗(yàn)證[J];計(jì)算機(jī)應(yīng)用研究;2011年04期

10 李拓;王恩東;胡雷均;秦濟(jì)龍;;一種Cache一致性協(xié)議驗(yàn)證中覆蓋率驅(qū)動(dòng)的隨機(jī)驗(yàn)證方法[J];計(jì)算機(jī)應(yīng)用與軟件;2011年11期

相關(guān)博士學(xué)位論文 前2條

1 劉銘;列車(chē)通信網(wǎng)絡(luò)系統(tǒng)形式化建模與驗(yàn)證方法研究[D];哈爾濱工程大學(xué);2011年

2 黃越;數(shù)字集成電路自動(dòng)測(cè)試生成算法研究[D];江南大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 張];基于龍芯3A的模塊化開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2011年

2 李淵清;基于VMM的圖像處理子系統(tǒng)驗(yàn)證平臺(tái)的研究與設(shè)計(jì)[D];天津大學(xué);2010年

3 李常;嵌入式MIPS微處理器設(shè)計(jì)[D];清華大學(xué);2010年

4 陳星;視頻格式轉(zhuǎn)換芯片圖像處理引擎的功能與時(shí)序驗(yàn)證[D];天津大學(xué);2012年

5 張智鈞;多功能車(chē)輛總線(xiàn)控制器MVBC綜合驗(yàn)證研究[D];哈爾濱工程大學(xué);2011年

6 劉涵;基于SystemVerilog的URAT模塊功能驗(yàn)證[D];大連理工大學(xué);2011年

7 曹青;隨機(jī)測(cè)試用例的自動(dòng)化生成和約簡(jiǎn)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

8 代學(xué)秋;基于EoS系統(tǒng)ASIC芯片中數(shù)據(jù)處理模塊的驗(yàn)證方法研究[D];電子科技大學(xué);2010年

9 游光耀;基于VMM的微碼處理器驗(yàn)證[D];華南理工大學(xué);2012年

10 黃云翔;DDR3 SDRAM控制器的設(shè)計(jì)和驗(yàn)證[D];華南理工大學(xué);2012年

【二級(jí)參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 易江芳;佟冬;程旭;;GATEST:使用遺傳算法自動(dòng)生成模擬矢量的驗(yàn)證平臺(tái)[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年05期

2 石君友,康銳,田仲;基于信息模型的測(cè)試性試驗(yàn)樣本集充分性研究[J];北京航空航天大學(xué)學(xué)報(bào);2005年08期

3 王紅敏;高勇;楊媛;;GPS基帶芯片中存儲(chǔ)器的可測(cè)性設(shè)計(jì)[J];電子器件;2009年02期

4 張振軍;毛志剛;;基于偽隨機(jī)的微處理器驗(yàn)證方法及改進(jìn)[J];信息技術(shù);2008年10期

5 石君友;龔晶晶;;BIT綜合表示模型研究[J];航空學(xué)報(bào);2010年07期

6 張珩;辜帆;;VMM驗(yàn)證方法在AXI總線(xiàn)系統(tǒng)中的實(shí)現(xiàn)——Verification IP應(yīng)用一例[J];中國(guó)集成電路;2007年06期

7 徐偉俊;楊鑫;陳先勇;夏宇聞;;針對(duì)功能覆蓋率的驗(yàn)證過(guò)程[J];中國(guó)集成電路;2007年07期

8 胡偉武;張福新;李祖松;;龍芯2號(hào)處理器設(shè)計(jì)和性能分析[J];計(jì)算機(jī)研究與發(fā)展;2006年06期

9 遲志剛;高德遠(yuǎn);樊曉椏;靳戰(zhàn)鵬;;一種基于功能覆蓋率的驗(yàn)證環(huán)境的構(gòu)建方法[J];計(jì)算機(jī)工程與應(yīng)用;2006年05期

10 易江芳;佟冬;程旭;;使用貝葉斯網(wǎng)絡(luò)的高效模擬矢量生成方法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2007年05期

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王遠(yuǎn);陳孟東;陳冬;劉楊;齊鵬;;基于System Verilog的芯片模擬器設(shè)計(jì)與實(shí)現(xiàn)[J];電腦知識(shí)與技術(shù);2012年07期

2 黃繼寬;;IC設(shè)計(jì)語(yǔ)言即將改朝換代 你會(huì)用System Verilog嗎[J];電子與電腦;2006年06期

3 周德新;金志威;王鵬;趙學(xué)娟;;基于System Verilog的SRAM控制器IP核驗(yàn)證[J];電子器件;2012年05期

4 ;[J];;年期

5 ;[J];;年期

6 ;[J];;年期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

，

本文編號(hào)：1802049