本文選題：眾核處理器　切入點(diǎn)：異構(gòu)芯片　出處：《中國(guó)科學(xué):信息科學(xué)》2015年04期 　論文類型：期刊論文

【摘要】：隨著半導(dǎo)體技術(shù)進(jìn)步,眾核處理器已廣泛應(yīng)用于高性能計(jì)算領(lǐng)域.近年來(lái),在國(guó)家"863"計(jì)劃、"核高基"重大專項(xiàng)等項(xiàng)目的支持下,我國(guó)高性能眾核CPU的研發(fā)水平也取得了長(zhǎng)足進(jìn)步.本文介紹一種面向高性能計(jì)算的國(guó)產(chǎn)片上異構(gòu)眾核處理器結(jié)構(gòu),通過統(tǒng)一指令系統(tǒng)、統(tǒng)一執(zhí)行模型和支持一致性的主存共享,實(shí)現(xiàn)異構(gòu)核心的深度融合.本文主要介紹了該處理器面向"存儲(chǔ)墻"、"功耗墻"和"可靠性墻"的優(yōu)化技術(shù)體系.該處理器已完成集成了256個(gè)運(yùn)算核心和4個(gè)管理核心的原型芯片設(shè)計(jì),峰值性能超過1 TFlops.
[Abstract]:With the progress of semiconductor technology, multi-core processors have been widely used in the field of high-performance computing. In recent years, with the support of the National "863" Program, "Nuclear High Base" and other major projects, The research and development level of high performance multi-core CPU in China has also made great progress. This paper introduces a kind of heterogeneous multi-core processor architecture for high performance computing. Through unified instruction system, unified execution model and consistent main memory sharing are introduced. This paper mainly introduces the optimized technology architecture of the processor for "storage wall", "power wall" and "reliability wall". The processor has completed the integration of 256 computing cores and 4 management. Core prototype chip design, The peak performance is more than 1 TFlops.
【作者單位】： 數(shù)學(xué)工程與先進(jìn)計(jì)算國(guó)家重點(diǎn)實(shí)驗(yàn)室;國(guó)家并行計(jì)算機(jī)工程技術(shù)研究中心;
【基金】：國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)(批準(zhǔn)號(hào):2014AA01A300) 國(guó)家科技重大專項(xiàng)“核高基”(批準(zhǔn)號(hào):2013ZX0102-8001-001-001)資助
【分類號(hào)】：TP332

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 郭巍;倪永婧;;基于多處理器結(jié)構(gòu)的多路話音編解碼器設(shè)計(jì)[J];無(wú)線電通信技術(shù);2012年02期

2 王尊民;;位片處理器結(jié)構(gòu)[J];西北電訊工程學(xué)院學(xué)報(bào);1985年04期

3 胡偉武,唐志敏;龍芯1號(hào)處理器結(jié)構(gòu)設(shè)計(jì)[J];計(jì)算機(jī)學(xué)報(bào);2003年04期

4 趙新源;郭松柳;汪東升;;單芯片多處理器結(jié)構(gòu)功耗評(píng)估方法研究[J];計(jì)算機(jī)工程與設(shè)計(jì);2006年18期

5 ;RISC+DSP=Hyperstone技術(shù)及其應(yīng)用[J];世界產(chǎn)品與技術(shù);2003年01期

6 馮子軍;肖俊華;胡偉武;;龍芯1號(hào)處理器結(jié)構(gòu)級(jí)功耗評(píng)估有效性分析[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2007年09期

7 ;每周新聞[J];微電腦世界;1999年33期

8 李志剛;徐偉;;Altera Nios Ⅱ處理器結(jié)構(gòu)綜述[J];可編程控制器與工廠自動(dòng)化;2007年08期

9 刀疤;;雙CPU系統(tǒng)入門知識(shí)[J];電腦自做;2002年04期

10 李曉明,王進(jìn)祥,喻明艷,葉以正;基于可復(fù)用IP方法的32位嵌入式微處理器結(jié)構(gòu)設(shè)計(jì)[J];微處理機(jī);2002年03期

相關(guān)重要報(bào)紙文章 前1條

1 明琪;NPU—網(wǎng)絡(luò)設(shè)備的未來(lái)之“芯”[N];計(jì)算機(jī)世界;2003年

相關(guān)博士學(xué)位論文 前1條

1 朱海濤;面向高密度計(jì)算的多核處理器結(jié)構(gòu)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前2條

1 鄧竹莎;面向多處理器結(jié)構(gòu)的嵌入式Linux系統(tǒng)研究與實(shí)現(xiàn)[D];電子科技大學(xué);2006年

2 寧林志;基于資源優(yōu)化的CMP體系結(jié)構(gòu)研究[D];哈爾濱工程大學(xué);2008年

，

本文編號(hào)：1560678