本文關(guān)鍵詞： SRAM 位線漏電流 漏電流補(bǔ)償與降低技術(shù) 位線自截斷技術(shù) 位線取反放大技術(shù)　出處：《安徽大學(xué)》2012年碩士論文　論文類型：學(xué)位論文

【摘要】：隨著SRAM在PC,網(wǎng)絡(luò),移動通信等需要快速存取與傳輸數(shù)據(jù)的應(yīng)用領(lǐng)域的不斷拓展,人們對高速SRAM的需求也會隨之不斷增長。然而隨著半導(dǎo)體工藝的不斷進(jìn)步,器件的漏電流也呈現(xiàn)出越來越大的增長趨勢。漏電流的增大會給高速SRAM的設(shè)計帶來許多新的問題與挑戰(zhàn),其中‘個重大的問題就是存在于SRAM位線上的過大漏電流會造成SRAM的性能出現(xiàn)嚴(yán)重下降甚至?xí)苯訉?dǎo)致SRAM讀失效的發(fā)生。針對這一問題,本文深入研究了位線漏電流對高速SRAM設(shè)計的影響并提出各種消除該影響的技術(shù)與方法。本文的主要研究工作如下： 1,論文首先分析了‘款傳統(tǒng)的位線漏電流補(bǔ)償電路,通過建立合適的電路模型對該種漏電流的補(bǔ)償工作機(jī)理進(jìn)行了分析,得出的結(jié)論認(rèn)為這種預(yù)先檢測漏電流然后全部補(bǔ)償?shù)姆椒ㄓ锌赡軐?dǎo)致SRAM的性能出觀下降； 2,基于1所得出的結(jié)論,本文設(shè)計了兩款新的漏電流補(bǔ)償電路,這兩款補(bǔ)償電路均放棄了之前的預(yù)先檢測后補(bǔ)償?shù)牟襟E,而是直接檢測兩根位線的電位變化率,并在電路實(shí)現(xiàn)過程中中根據(jù)被檢測信號的電位變化率的不同自動形成正反饋回路,從而讓兩根位線中放電較慢的一根位線放電更慢而讓放電較快的一根位線放電更快,從而消除位線上存在的較大漏電流對SRAM的不利影響； 3,本論文然后結(jié)合2中所提出的一款漏電流補(bǔ)償電路進(jìn)一步提出一種新型電流型SA的電路設(shè)計,以實(shí)現(xiàn)在存在較大漏電流的大背景下提高SRAM性能的目的; 4,針對漏電流進(jìn)‘步增大,特別是當(dāng)最壞情況‘下位線上所積累的漏電流已經(jīng)超過SRAM的工作電流的情況,由于傳統(tǒng)的一些方法與技術(shù)在這一新的范疇內(nèi)將趨于失效,于是本論文試圖對這一情況進(jìn)行一些探索性地研究,并提出可以采用位線自截斷技術(shù)來消除過大漏電流對SRAM的不利影響; 5,針對4中所提出的位線自截斷技術(shù)存在的性能上限問題,本論文通過結(jié)合分級位線技術(shù),位線白截斷技術(shù)以及電荷分享技術(shù)等更進(jìn)一步地提出一種位線取反放大技術(shù),該技術(shù)可以在存在較大位線漏電流的情況下實(shí)現(xiàn)進(jìn)一步提升SRAM性能的目的。
[Abstract]:With the development of SRAM applications in PCS, network, mobile communication and so on, the demand for high-speed SRAM will increase. However, with the progress of semiconductor technology, The leakage current of the device also shows an increasing trend. The increase of leakage current will bring many new problems and challenges to the design of high-speed SRAM. One of the major problems is that the excessive leakage current on the SRAM bit line will cause a serious decline in the performance of the SRAM and even lead directly to the SRAM reading failure. In this paper, the influence of bit line leakage current on the design of high speed SRAM is deeply studied, and various techniques and methods to eliminate this effect are put forward. The main work of this paper is as follows:. 1. Firstly, the paper analyzes the traditional bit line leakage current compensation circuit, and analyzes the compensation mechanism of the leakage current by establishing an appropriate circuit model. The conclusion is that this method of detecting leakage current in advance and compensating it completely may lead to the degradation of SRAM performance. 2. Based on the conclusion of 1, two new leakage current compensation circuits are designed in this paper. These two compensation circuits abandon the previous steps of pre-detection and compensation, but directly detect the potential change rate of two bit lines. In the realization of the circuit, the positive feedback loop is automatically formed according to the change rate of the potential of the detected signal, so that the slower one bit line in the two bit lines and the faster one bit line discharge faster. In order to eliminate the negative effect of the large leakage current on the bit line on SRAM; 3. In this paper, a novel current mode SA circuit is designed based on a leakage current compensation circuit proposed in 2, so as to improve the performance of SRAM under the background of large leakage current. 4. In view of the stepwise increase of leakage current, especially when the accumulated leakage current on the worst-case line has exceeded the operating current of SRAM, some traditional methods and techniques will tend to fail in this new category. Therefore, this paper attempts to do some exploratory research on this situation, and proposes that the bit-line self-truncation technique can be used to eliminate the adverse effects of excessive leakage current on SRAM. 5. Aiming at the performance upper limit problem of bit line self-truncation technology proposed in 4, this paper proposes a bit line reverse amplification technique by combining hierarchical bit line technology, bit line white truncation technique and charge sharing technology. This technique can further improve the performance of SRAM in the presence of large bit line leakage current.
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2012
【分類號】：TP333

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 林凌,李剛;C8051與SRAM的高速接口[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2002年06期

2 姚建楠,季科夫,吳金,黃晶生,劉凡;基于SRAM高速靈敏放大器的分析與設(shè)計[J];電子器件;2005年03期

3 王藝燃;于宗光;;一種應(yīng)用于DSP嵌入式存儲器的靈敏放大器設(shè)計[J];微電子學(xué);2010年02期

4 王洪杰;8路輸出3段時間控制自動開關(guān)機(jī)系統(tǒng)[J];廣播與電視技術(shù);1999年12期

5 魏安全;單片機(jī)系統(tǒng)RAM隨機(jī)數(shù)據(jù)存儲器數(shù)據(jù)的掉電保護(hù)技術(shù)[J];微型機(jī)與應(yīng)用;1999年07期

6 楊柳 ,夏宇聞;一種基于MCU內(nèi)部Flash的在線仿真器設(shè)計方法[J];電子技術(shù)應(yīng)用;2001年11期

7 徐翌;高志強(qiáng);賀祥慶;;一種通用嵌入式SRAMIP編譯器的設(shè)計[J];微電子學(xué);2007年04期

8 李海霞;李衛(wèi)民;譚建平;陸時進(jìn);;一種低功耗抗輻照加固256kb SRAM的設(shè)計[J];微電子學(xué)與計算機(jī);2007年07期

9 王云景,魯毅鈞;硬件控制的8k×8 SRAM/EEPROM U630H64原理及接口應(yīng)用[J];國外電子元器件;1998年04期

10 劉太明,郭怡倩;串行SRAM-X24C45芯片在針板自動沖床系統(tǒng)中的應(yīng)用[J];南京師范大學(xué)學(xué)報(工程技術(shù)版);2001年04期

相關(guān)會議論文 前10條

1 馬琪;裘燕鋒;;片上SRAM內(nèi)建自測試的實(shí)現(xiàn)方法[A];第六屆中國測試學(xué)術(shù)會議論文集[C];2010年

2 劉客;李振濤;李勇;邢座程;;一種電流模式敏感放大器及其在SRAM的應(yīng)用[A];第15屆全國信息存儲技術(shù)學(xué)術(shù)會議論文集[C];2008年

3 邢克飛;何偉;周永彬;楊俊;;SRAM型FPGA單粒子翻轉(zhuǎn)的高效無中斷檢測與修復(fù)技術(shù)[A];第二屆中國衛(wèi)星導(dǎo)航學(xué)術(shù)年會電子文集[C];2011年

4 高博;余學(xué)峰;任迪遠(yuǎn);李豫東;崔江維;李茂順;李明;王義元;;SRAM型FPGA器件總劑量輻射損傷效應(yīng)研究[A];第十五屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集[C];2010年

5 田文波;章斌;;基于SRAM的XILINX FPGA單粒子翻轉(zhuǎn)的測試和試驗(yàn)方法研究[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會論文集[C];2009年

6 王林;朱建華;項(xiàng)傳銀;黃好城;阮愛武;;一種基于SRAM的FPGA互聯(lián)資源測試方法的研究[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

7 羅尹虹;郭紅霞;陳偉;姚志斌;張鳳祁;郭剛;蘇秀娣;陸虹;;2k SRAM重離子微束單粒子翻轉(zhuǎn)實(shí)驗(yàn)研究[A];第十三屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（下冊）[C];2006年

8 趙凱;高見頭;楊波;李寧;于芳;劉忠立;肖志強(qiáng);洪根深;;CMOS SOI SRAM電路的抗單粒子能力研究[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會論文集[C];2009年

9 唐民;;超深亞微米SRAM和Flash存儲器的輻射效應(yīng)[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會論文集[C];2009年

10 于躍;郭旗;任迪遠(yuǎn);李鵬偉;;靜態(tài)隨機(jī)存儲器抗總劑量輻射性能篩選在線測試系統(tǒng)[A];第十屆全國抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會論文集[C];2009年

相關(guān)重要報紙文章 前10條

1 特約作者 八戒;未來CPU緩存的主角[N];電腦報;2010年

2 英飛凌科技有限公司高級工程師 Martin Brox;移動DRAM面臨功率、空間、溫度三大挑戰(zhàn)[N];中國電子報;2005年

3 本報記者 王政;“技術(shù)秀”大戲開幕[N];中國電子報;2002年

4 閆書強(qiáng);不會消失的“0”和“1”[N];電腦報;2009年

5 金元證券樓棟;中小板：九連陽彰顯牛市底氣[N];證券時報;2006年

6 雷華聲;票邊上的銘記[N];中國郵政報;2004年

7 梅新育;油價穿越百位線 誰是贏家誰是輸家[N];國際商報;2008年

8 Dick James;納米閃存的今天[N];電子資訊時報;2008年

9 何小明;日本廠商聯(lián)合開發(fā)多芯片快閃存儲器組件[N];中國電子報;2001年

10 ;富士通閃存與ISSI內(nèi)存聯(lián)姻[N];中國電子報;2002年

相關(guān)博士學(xué)位論文 前10條

1 鄭丹丹;嵌入式CPU的納米尺度SRAM設(shè)計研究[D];浙江大學(xué);2009年

2 呂冬明;基于自主嵌入式處理器的半自定制物理設(shè)計方法研究[D];浙江大學(xué);2009年

3 余輝龍;CMOS一體化相機(jī)關(guān)鍵技術(shù)研究[D];中國科學(xué)院研究生院（長春光學(xué)精密機(jī)械與物理研究所）;2010年

4 楊雪娜;摻鑭（釤）Bi_2Ti_2O_7薄膜的制備及其性能研究[D];山東大學(xué);2005年

5 劉毅;總線及OCN互連低功耗設(shè)計方法研究[D];西安電子科技大學(xué);2010年

6 謝中;PZT/YBCO異質(zhì)結(jié)的激光蒸發(fā)制備與納米尺度的物理性能研究[D];湖南大學(xué);2001年

7 蔣然;Hf基高k材料的物性表征[D];蘭州大學(xué);2007年

8 劉紅日;BiFeO_3薄膜的溶膠凝膠方法的制備、摻雜及電磁性質(zhì)的研究[D];華中科技大學(xué);2006年

9 嚴(yán)炳輝;考慮晶界離散分布的多晶硅薄膜晶體管模型研究[D];華南理工大學(xué);2011年

10 王偉;VLSI掃描測試中的低功耗測試方法研究[D];合肥工業(yè)大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 李瑞興;位線漏電流對高速SRAM設(shè)計的影響與對應(yīng)消除技術(shù)[D];安徽大學(xué);2012年

2 晏莎莎;低功耗高穩(wěn)定性八管SRAM單元電路設(shè)計[D];西安電子科技大學(xué);2011年

3 吳晨;基于數(shù)據(jù)保持電壓的低功耗SRAM設(shè)計[D];蘇州大學(xué);2011年

4 岳e，

本文編號：1523330