本文關(guān)鍵詞： 微控制器 精簡指令集計算機 ARM指令集 片上系統(tǒng) 片上總線　出處：《浙江理工大學》2013年碩士論文　論文類型：學位論文

【摘要】：嵌入式系統(tǒng)在很多領(lǐng)域有著廣泛的應用，包括個人消費、通信、工業(yè)控制以及軍事等。嵌入式系統(tǒng)的核心是微控制器，，其性能直接影響到整個系統(tǒng)的性能。本文基于開源IP核設計并實現(xiàn)了一款具備基本功能的微控制器，該微控制器用于一款小型射頻SOC芯片。該微控制器的核心是一個基于ARMv4指令集微處理器內(nèi)核，外圍設備包括SPI控制器、通用串口、定時器、通用IO接口和外部中斷以及中斷控制器。 本文設計的微處理器是在一款基于ARMv2a指令集架構(gòu)的開源IP核的基礎上，進行深度修改得到。ARM作為目前RISC（Reduced Instruction Set Computer），即精簡指令集計算機的代表，在嵌入式領(lǐng)域有著廣泛的應用，本文選擇ARM指令集有著深遠意義。本文設計的微處理器內(nèi)核兼容ARMv4指令集48條指令中的43條，5條協(xié)處理器指令除外。該微處理器內(nèi)核擁有三級流水線結(jié)構(gòu)和Wishbone系統(tǒng)總線，而且能夠很好的兼容現(xiàn)有編譯器，方便應用調(diào)試。 外圍設備也是微控制器的重要組成部分，微處理器影響著微控制器的性能，而外圍設備則關(guān)系到整個微控制器功能的豐富性。本文設計的微控制器包括了五個外圍設備，其中SPI控制器和通用串口是參考現(xiàn)有案例自主重點設計，定時器、通用IO接口及外部中斷和中斷控制器只具備簡單功能，為滿足射頻SOC基本需求而設置。SPI控制器符合SPI通信協(xié)議標準；通用串口具有最基本的數(shù)據(jù)幀結(jié)構(gòu)，即1位起始位、8位寬的數(shù)據(jù)位、沒有校驗位，停止位位2位。所有外設都基于Wishbone系統(tǒng)總線從設備而設計，不僅應用于本文的微控制器，還可以應用于其他任何基于Wishbone系統(tǒng)總線的設計。 仿真驗證是數(shù)字系統(tǒng)設計的重要流程，包括功能仿真和布局布線后的仿真。本文設計的微控制器從整體到各個功能模塊都進行了完整的仿真，功能仿真所使用的仿真工具是Modelsim6.5f版本；由于沒有目標工藝庫，因此布局布線后的仿真是針對Altera公司的CycloneII系列FPGA進行的。通過最后微控制器在FPGA上的測試，證明整個設計實現(xiàn)了完整的微控制器功能，能夠滿足射頻SOC對微控制器的需求。
[Abstract]:Embedded systems are widely used in many fields, including personal consumption, communication, industrial control, military and so on. The core of embedded system is microcontroller. Its performance directly affects the performance of the whole system. This paper designs and implements a microcontroller with basic functions based on open source IP core. The microcontroller is used in a small RF SOC chip. The core of the microcontroller is a microprocessor kernel based on ARMv4 instruction set. The peripheral devices include SPI controller, universal serial port, timer, etc. General IO interface and external interrupt and interrupt controller. The microprocessor designed in this paper is based on an open source IP core based on ARMv2a instruction set architecture, and gets the. Arm as the representative of RISC(Reduced Instruction Set computer, which is widely used in embedded field. The selection of ARM instruction set in this paper is of far-reaching significance. The microprocessor kernel designed in this paper is compatible with 43 or 5 coprocessor instructions of the 48 instructions of the ARMv4 instruction set. The microprocessor core has a three-level pipeline structure and a Wishbone system bus. And can be very good compatible with the existing compiler, easy to apply debugging. The peripheral equipment is also an important part of the microcontroller. The microprocessor affects the performance of the microcontroller, and the peripheral device is related to the richness of the function of the whole microcontroller. The microcontroller designed in this paper includes five peripherals. The SPI controller and the general serial port are designed independently with reference to the existing cases. The timer, the general IO interface and the external interrupt and interrupt controller have only simple functions. In order to meet the basic requirements of RF SOC, the. SPI controller conforms to the standard of SPI communication protocol, the universal serial port has the most basic data frame structure, that is, 1 bit starting bit and 8 bit wide data bit, there is no check bit, All peripherals are designed based on Wishbone system bus slave device, which can be applied not only to the microcontroller in this paper, but also to any other design based on Wishbone system bus. Simulation verification is an important flow of digital system design, including function simulation and layout and routing simulation. The simulation tool used in functional simulation is the Modelsim6.5f version. Because there is no target process library, the simulation after layout and routing is done for Altera's CycloneII series FPGA. Finally, the microcontroller is tested on FPGA. It is proved that the whole design realizes the complete function of microcontroller and can meet the demand of RF SOC for microcontroller.
【學位授予單位】：浙江理工大學
【學位級別】：碩士
【學位授予年份】：2013
【分類號】：TP332;TN47

【參考文獻】

相關(guān)期刊論文 前10條

1 趙新雨;許忠仁;付貴增;朱文偉;;基于FPGA與單片機的SPI接口的實現(xiàn)[J];工業(yè)儀表與自動化裝置;2010年02期

2 張盛兵,樊曉椏,高德遠;32位嵌入式RISC微處理器的設計[J];計算機研究與發(fā)展;2000年06期

3 許琪,王健,沈緒榜;一種可配置的桶式移位器的設計[J];計算機研究與發(fā)展;2002年10期

4 李勇;王蕾;龔銳;戴葵;王志英;;一種32位異步乘法器的研究與實現(xiàn)[J];計算機研究與發(fā)展;2006年12期

5 賈琳,樊曉椏;32位RISC微處理器流水線設計[J];計算機工程與應用;2005年14期

6 王海力;邊計年;吳強;熊志輝;;SoC系統(tǒng)級設計方法與技術(shù)[J];計算機輔助設計與圖形學學報;2006年11期

7 楊承富;徐志軍;;SPI總線接口的FPGA設計與實現(xiàn)[J];軍事通信技術(shù);2004年02期

8 莊偉;樊曉椏;;嵌入式微處理器的系統(tǒng)驗證平臺設計[J];計算機應用研究;2007年10期

9 楊光輝;鄔江興;;基于FPGA中IP核的IRL系統(tǒng)設計方法[J];計算機應用研究;2008年01期

10 方洪浩;雷蕾;常何民;;基于Verilog HDL的有限狀態(tài)機設計[J];科學技術(shù)與工程;2007年20期

本文編號：1503165