發(fā)布時(shí)間：2018-01-23 03:56

  本文關(guān)鍵詞： Flashmemory BCH碼 FPGA VerilogHDL　出處：《濟(jì)南大學(xué)》2012年碩士論文　論文類(lèi)型：學(xué)位論文

【摘要】：Flash Memory作為一種使用壽命長(zhǎng)、非易失性的存儲(chǔ)器，因其讀寫(xiě)速度快、在斷電的情況下仍能保持所存儲(chǔ)的數(shù)據(jù)信息等優(yōu)點(diǎn)在存儲(chǔ)領(lǐng)域獲得了十分普遍的應(yīng)用。但是，隨著Flash Memory制造工藝以及芯片集成度的提高導(dǎo)致其內(nèi)部的比特錯(cuò)誤率也在不斷上升，而目前集成于芯片內(nèi)的通用糾錯(cuò)技術(shù)的糾錯(cuò)能力有限，并不能很好滿(mǎn)足當(dāng)前Flash Memory的糾錯(cuò)能力需求。針對(duì)以上的問(wèn)題，作者根據(jù)國(guó)內(nèi)外的研究趨勢(shì)，提出了基于BCH編譯碼算法的Flash Memory糾錯(cuò)模塊(ECC)，并用FPGA芯片進(jìn)行仿真驗(yàn)證。仿真結(jié)果顯示并行BCH編碼譯碼器提高了Flash Memory的糾錯(cuò)能力與編碼效率。 本文的研究?jī)?nèi)容主要包括以下幾個(gè)方面： (1)首先介紹了BCH算法的發(fā)展歷程，BCH碼是至今為止所發(fā)現(xiàn)的最好的線(xiàn)性分組碼之一，適合于對(duì)Flash Memory中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò)。在此基礎(chǔ)上，介紹了BCH碼的一些相關(guān)的代數(shù)知識(shí)，包括有限域理論、 GF (2m)的構(gòu)成、有限域的特征和元素的級(jí)數(shù)以及最小多項(xiàng)式等。在了解BCH碼相關(guān)知識(shí)的基礎(chǔ)上，提出BCH碼適合于對(duì)Flash Memory中的隨機(jī)錯(cuò)誤進(jìn)行糾錯(cuò)。整個(gè)BCH編碼碼包括編碼和譯碼兩個(gè)部分，編碼過(guò)程即通過(guò)信息多項(xiàng)式和生成多項(xiàng)式得到校驗(yàn)碼多項(xiàng)式，然后得到碼字多項(xiàng)式；譯碼過(guò)程首先根據(jù)接收碼字多項(xiàng)式計(jì)算出對(duì)應(yīng)的各個(gè)伴隨式，接著求出錯(cuò)誤位置多項(xiàng)式，最后通過(guò)Chien搜索電路求出錯(cuò)誤位置完成譯碼。 (2)從編碼效率、糾錯(cuò)能力等方面考慮如何設(shè)計(jì)BCH碼的編譯碼電路。在BCH編碼電路中，限制BCH編碼效率的因素主要是數(shù)據(jù)的傳輸寬度，由于串行編碼電路每個(gè)時(shí)鐘只能處理1bit位的數(shù)據(jù)，處理效率慢，當(dāng)碼長(zhǎng)超過(guò)一定長(zhǎng)度后，編碼器的不能滿(mǎn)足Flash Memory糾錯(cuò)的實(shí)時(shí)需求。在對(duì)BCH編碼電路的研究基礎(chǔ)上，推導(dǎo)出BCH并行編碼電路，實(shí)現(xiàn)一個(gè)時(shí)鐘可以處理多位數(shù)據(jù)，提高了數(shù)據(jù)的處理效率。在BCH譯碼電路中，同BCH編碼電路一樣，通過(guò)改進(jìn)伴隨式計(jì)算電路以及Chien搜索電路，使其從串行改進(jìn)到并行，提高一個(gè)時(shí)鐘的處理能力，從而提高BCH譯碼的效率。 (3)使用Verilog HDL語(yǔ)言對(duì)BCH編碼譯碼電路進(jìn)行實(shí)現(xiàn)與仿真。首先，使用BCH編碼模塊對(duì)輸入到模塊中的數(shù)據(jù)進(jìn)行編碼，由生成多項(xiàng)式生成195比特的校驗(yàn)位，將生成的校驗(yàn)位儲(chǔ)存到Flash Memory的SpareArea中；使用BCH譯碼模塊對(duì)輸入到模塊中的碼字進(jìn)行譯碼，求出15個(gè)伴隨多項(xiàng)式，并求出錯(cuò)誤位置多項(xiàng)式，若發(fā)生錯(cuò)誤用Chien搜索模塊對(duì)錯(cuò)誤位置多項(xiàng)式進(jìn)行檢索，求出錯(cuò)誤位置，根據(jù)錯(cuò)誤位置對(duì)碼字中的錯(cuò)誤進(jìn)行糾錯(cuò)。 實(shí)驗(yàn)結(jié)果顯示，基于BCH編譯碼算法的ECC模塊糾錯(cuò)能力得到巨大的提高，，達(dá)到15bit，并且可以在25MHz的時(shí)鐘頻率正常工作。
[Abstract]:Flash Memory is a kind of memory with long service life and non-volatile, because of its high speed of reading and writing. In the case of power failure can still maintain the stored data information and other advantages in the field of storage has been widely used. With the improvement of Flash Memory manufacturing technology and chip integration, the bit error rate is also increasing, and the error correction ability of the current general error-correction technology integrated into the chip is limited. It can not meet the demand of Flash Memory's error-correcting ability. In view of the above problems, the author according to the research trends at home and abroad. A Flash Memory error correction module based on BCH encoding and decoding algorithm is proposed. The simulation results show that the parallel BCH decoder improves the error-correcting ability and coding efficiency of Flash Memory. The research content of this paper mainly includes the following aspects: Firstly, the development of BCH algorithm is introduced. BCH code is one of the best linear block codes found so far. It is suitable for correcting random errors in Flash Memory. On this basis, some algebraic knowledge of BCH codes is introduced, including finite field theory. On the basis of the knowledge of BCH codes, the composition of GF ~ (2 m), the characteristics of finite fields, the series of elements and the minimum polynomials, etc. It is proposed that BCH code is suitable for correcting random errors in Flash Memory. The whole BCH code consists of two parts: encoding and decoding. In the coding process, the check code polynomial is obtained by the information polynomial and the generating polynomial, and then the codeword polynomial is obtained. In the decoding process, the corresponding accompanying expressions are first calculated according to the received codeword polynomials, and then the misposition polynomials are obtained. Finally, the error position is obtained by the Chien search circuit to complete the decoding. 2) how to design the encoding and decoding circuit of BCH code from the aspects of coding efficiency and error-correcting ability. In the BCH coding circuit, the main factor limiting the efficiency of BCH coding is the data transmission width. Because each clock of serial coding circuit can only handle 1bit data, the processing efficiency is slow, when the code length exceeds a certain length. The encoder can not meet the real-time requirement of Flash Memory error correction. Based on the research of BCH coding circuit, the BCH parallel coding circuit is deduced. The realization of a clock can process multi-bit data and improve the efficiency of data processing. In the BCH decoding circuit, as in the BCH coding circuit, the accompanying computing circuit and the Chien search circuit are improved. It can improve the processing ability of a clock from serial to parallel, so as to improve the efficiency of BCH decoding. 3) implement and emulate the BCH coding and decoding circuit with Verilog HDL language. Firstly, use the BCH coding module to encode the input data into the module. The generating polynomial generates 195 bits of check bits and stores the generated bits in the SpareArea of Flash Memory. The BCH decoding module is used to decode the codewords inputted into the module, and 15 adjoint polynomials are obtained, and the wrong position polynomials are obtained. If an error occurs, the Chien search module is used to retrieve the wrong position polynomial, to find the wrong position, and to correct the error in the codeword according to the wrong position. Experimental results show that the error-correcting capability of ECC module based on BCH coding and decoding algorithm is greatly improved, reaching 15 bits, and can work normally at 25 MHz clock frequency.
【學(xué)位授予單位】：濟(jì)南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類(lèi)號(hào)】：TP333;TN791

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 馬小駿,趙民建,陳文正;一種跳頻同步的抗干擾方法[J];電訊技術(shù);2004年04期

2 魏芳;劉志軍;馬克杰;;基于Verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)[J];電子技術(shù)應(yīng)用;2006年07期

3 劉祥遠(yuǎn);陳書(shū)明;;一種高性能的異步FIFO結(jié)構(gòu)[J];電子學(xué)報(bào);2007年11期

4 俞迅;;32位CRC校驗(yàn)碼的并行算法及硬件實(shí)現(xiàn)[J];信息技術(shù);2007年04期

5 趙永建;段國(guó)東;李苗;;集成電路中的多時(shí)鐘域同步設(shè)計(jì)技術(shù)[J];計(jì)算機(jī)工程;2008年09期

6 王杰;沈海斌;;NAND Flash控制器的BCH編/譯碼器設(shè)計(jì)[J];計(jì)算機(jī)工程;2010年16期

7 汪東,馬劍武,陳書(shū)明;基于Gray碼的異步FIFO接口技術(shù)及其應(yīng)用[J];計(jì)算機(jī)工程與科學(xué);2005年01期

8 陳旭燦;馬宏強(qiáng);;可配置并行BCH譯碼器的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2009年12期

9 樓向雄,ChrisTsu,駱建軍,鄧先燦;一種BCH(31,21)快速編譯碼算法及其VLSI實(shí)現(xiàn)[J];微電子學(xué);2004年06期

10 范小虎;楊波;孫濤;;一種低功耗異步FIFO在ASIC中的設(shè)計(jì)[J];濟(jì)南大學(xué)學(xué)報(bào)(自然科學(xué)版);2011年01期

相關(guān)博士學(xué)位論文 前1條

1 張軍;光纖通信中的級(jí)聯(lián)碼技術(shù)及其實(shí)現(xiàn)研究[D];東南大學(xué);2006年

相關(guān)碩士學(xué)位論文 前10條

1 崔阿軍;FPGA布局布線(xiàn)算法的改進(jìn)與實(shí)現(xiàn)[D];西安電子科技大學(xué);2010年

2 李寶將;符合數(shù)字電視地面?zhèn)鬏攪?guó)標(biāo)的級(jí)聯(lián)編譯碼研究與實(shí)現(xiàn)[D];華東師范大學(xué);2011年

3 范小虎;基于FPGA的PCI接口軟硬件協(xié)同設(shè)計(jì)及其應(yīng)用[D];濟(jì)南大學(xué);2011年

4 王冬梅;DVB系統(tǒng)中RS編/解碼器的FPGA實(shí)現(xiàn)[D];電子科技大學(xué);2003年

5 黃愛(ài)武;福建省集成電路產(chǎn)業(yè)發(fā)展研究[D];廈門(mén)大學(xué);2005年

6 尹棟;ATA Flash硬盤(pán)加密控制器研究與設(shè)計(jì)[D];西北工業(yè)大學(xué);2007年

7 張海燕;參數(shù)化的BCH/RS編解碼器設(shè)計(jì)[D];清華大學(xué);2006年

8 韓璽;SOPC軟硬件協(xié)同設(shè)計(jì)的方法研究[D];北京交通大學(xué);2006年

9 趙澤才;基于FPGA的SOC設(shè)計(jì)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

10 鄧從政;二元BCH碼譯碼算法的優(yōu)化與應(yīng)用[D];廣州大學(xué);2007年

本文編號(hào)：1456640