本文關鍵詞：可重構(gòu)視頻陣列處理器簇內(nèi)存儲結(jié)構(gòu)設計與實現(xiàn)　出處：《微電子學與計算機》2017年09期 　論文類型：期刊論文

  更多相關文章： 陣列處理器 存儲結(jié)構(gòu) 并行存儲 視頻編解碼

【摘要】：提出了一種簇內(nèi)高效并行訪問存儲結(jié)構(gòu).該結(jié)構(gòu)采用"邏輯共享、物理分布"多個存儲塊并行存儲的方法,實現(xiàn)了4×4視頻陣列處理器的并行訪問.實驗結(jié)果表明,在無沖突情況下,該結(jié)構(gòu)支持16個輕核處理元的同時讀/寫操作,最高頻率200 MHz,訪存峰值帶寬6.25GB/s.最后對8×8二維離散余弦變換算法進行映射實現(xiàn)和性能比較發(fā)現(xiàn),簇內(nèi)存儲結(jié)構(gòu)能夠為該算法提供312.2Msamples/s的數(shù)據(jù)訪存帶寬,相較于同類型陣列結(jié)構(gòu),執(zhí)行周期數(shù)降低了31.67%,工作頻率提高了一倍,訪存帶寬增加了192.60%.
[Abstract]:In this paper, an efficient parallel access storage structure in clusters is proposed, which adopts the method of "logical sharing, physical distribution" of multiple memory blocks in parallel storage. The parallel access of 4 脳 4 video array processor is realized. The experimental results show that the proposed architecture supports 16 light kernel processor simultaneous read / write operations with a maximum frequency of 200 MHz. The peak memory bandwidth is 6.25GB / s. Finally, the 8 脳 8 2-D discrete cosine transform algorithm is realized and the performance is compared. Intra-cluster memory structure can provide 312.2 Msamplesrs data access bandwidth, compared with the same type of array structure, the number of execution cycles is reduced by 31.67%. The working frequency has doubled, and the memory access bandwidth has increased by 192.60.
【作者單位】： 西安郵電大學電子工程學院;
【基金】：國家自然科學基金資助項目(61272120,61634004,61602377) 陜西省自然科學基金資助項目(2015JM6326) 陜西省科技統(tǒng)籌創(chuàng)新工程項目(2016KTZDGY02-04-02)
【分類號】：TP332
【正文快照】： 1引言隨著視頻陣列處理器內(nèi)部計算核數(shù)目增多,集成的功能日益復雜,對主存的數(shù)據(jù)訪問需求也逐漸增加,且處理速度與存取速度失配所引發(fā)的“存儲墻”問題[1]也隨著工藝的進步而日益嚴重,成為制約處理器性能提高的重要因素.Godson-T眾核處理器[2]、嵌入式眾核流處理器TILE64結(jié)構(gòu)[3

【相似文獻】

相關期刊論文 前8條

1 沈緒榜;裴茹霞;;嵌入式陣列處理器的發(fā)展[J];電子產(chǎn)品世界;2008年10期

2 楊喬林;;一個基于規(guī)則的陣列處理器開發(fā)環(huán)境[J];計算機研究與發(fā)展;1989年04期

3 沈緒榜;;陣列處理器系統(tǒng)芯片的發(fā)展[J];電子產(chǎn)品世界;2010年Z1期

4 蘇睿;劉貴忠;張彤宇;;具有高效緩沖策略的運動估計陣列處理器結(jié)構(gòu)[J];計算機學報;2006年10期

5 ;新品櫥窗[J];多媒體世界;1999年04期

6 孫懷初;;浮點陣列處理器—DT7010[J];微計算機信息;1987年01期

7 曉道;MGAG400風采[J];電腦;1999年07期

8 植強;一種基于FPGA的FFT陣列處理器[J];電子對抗技術;2002年06期

相關碩士學位論文 前5條

1 李寶峰;面向循環(huán)陣列處理器的編譯器設計與實現(xiàn)[D];國防科學技術大學;2003年

2 劉建國;數(shù)字多波束陣列處理器硬件設計與研制[D];西北工業(yè)大學;2002年

3 黃虎才;多態(tài)陣列處理器的并行計算研究[D];西安郵電大學;2014年

4 徐佳慶;粗粒度可重構(gòu)陣列處理器性能優(yōu)化技術研究[D];國防科學技術大學;2007年

5 左艷輝;粗粒度可重構(gòu)陣列處理器編譯工具研究[D];國防科學技術大學;2008年

，

本文編號：1406548