本文關鍵詞：基于FPGA的AXI4總線時序設計與實現(xiàn)　出處：《電子技術應用》2015年06期 　論文類型：期刊論文

  更多相關文章： AXI總線 時序控制 FPGA

【摘要】：針對AXI4總線設備之間的高速數(shù)據(jù)傳輸需求,根據(jù)AXI4總線協(xié)議,設計實現(xiàn)了一種基于FPGA的AXI4總線讀寫時序控制方法。以FPGA為核心,采用VHDL語言,完成了滿足AXI4總線協(xié)議的讀猝發(fā)方式數(shù)據(jù)傳輸和寫猝發(fā)方式數(shù)據(jù)傳輸時序控制模塊的設計。利用FPGA內(nèi)部嵌入式系統(tǒng)提供的高性能數(shù)據(jù)傳輸接口完成AXI4時序控制模塊的功能驗證。實際應用表明,依據(jù)提出的設計方法實現(xiàn)的讀寫時序控制模塊能夠滿足AXI4總線協(xié)議規(guī)定的時序關系,實現(xiàn)數(shù)據(jù)的高速正確傳輸,總線數(shù)據(jù)傳輸速率能夠達到1.09 GB/s。
[Abstract]:According to the demand of high-speed data transmission between AXI4 bus devices, according to the AXI4 protocol, the design and implementation of a read and write timing control method of FPGA based on AXI4 bus. With FPGA as the core, using VHDL language, completed the reading and burst meet AXI4 protocol data transmission method and write burst timing data transmission control module the design of high performance. The data transmission interface provided by FPGA within the embedded system to complete the AXI4 timing control module function verification. The practical application shows that the design method proposed for the read and write timing control module to meet the timing relationship between the AXI4 bus protocol, to achieve high-speed correct data transmission, bus data transmission rate can reach 1.09 GB/s.

【作者單位】： 北京空間機電研究所;
【分類號】：TP336
【正文快照】： 0引言高級微控制器總線結(jié)構(gòu)(Advanced Microcontroller BusArchitecture,AMBA)是一種應用于片上系統(tǒng)的總線結(jié)構(gòu)。AMBA總線協(xié)議是ARM公司制定的用于片上系統(tǒng)IP互聯(lián)與管理的一種規(guī)范,由于它是一個開放標準的協(xié)議,所以自從出現(xiàn)之后,其應用領域就超出了微控制器設備,已經(jīng)廣泛應用

【共引文獻】

相關博士學位論文 前3條

1 陳志沖;GSM手機基帶芯片SOC設計[D];中國科學院研究生院（計算技術研究所）;2003年

2 孟利民;Make One-基于軟件化功能構(gòu)件的通用信息設備模式[D];南京理工大學;2008年

3 李東生;基于高密度計算的多核芯片設計關鍵技術研究[D];合肥工業(yè)大學;2012年

，

本文編號：1404975