本文關(guān)鍵詞：一種低功耗指令Cache的設計與實現(xiàn)　出處：《微電子學與計算機》2015年07期 　論文類型：期刊論文

  更多相關(guān)文章： Cache 低功耗 分支預測 標志預訪問

【摘要】：指令Cache的功耗主要源于Cache對數(shù)據(jù)存儲器和標志存儲器的訪問.結(jié)合處理器的分支預測技術(shù),利用處理器順序執(zhí)行指令時,對Cache標志存儲器的空閑時間進行標志存儲器預訪問,能夠在不降低Cache性能的同時,減少標志存儲器和數(shù)據(jù)存儲器的訪問,降低Cache的功率消耗.提出了一種低功耗指令Cache的設計方法——BPPA,結(jié)合了處理器分支預測技術(shù)與Cache預防問技術(shù)來降低指令Cache的功耗.實現(xiàn)結(jié)果表明,與未使用BPPA技術(shù)的指令Cache相比,針對不同典型應用可以減少指令Cache功耗平均30%左右.
[Abstract]:The power consumption of instruction Cache is mainly from the access of data memory and flag memory by Cache. The free time of Cache flag memory can be preaccessed by flag memory, which can reduce the access of flag memory and data memory without reducing the performance of Cache. In order to reduce the power consumption of Cache, a design method of low power instruction Cache is proposed. Combining processor branch prediction technology with Cache prevention technology to reduce the power consumption of instruction Cache, the implementation results show that compared with the instruction Cache without BPPA technology. For different typical applications, the average power consumption of instruction Cache can be reduced by about 30%.
【作者單位】： 中國航空計算技術(shù)研究所;
【分類號】：TP332
【正文快照】： 1引言現(xiàn)代處理器設計中存儲器的功耗在處理器系統(tǒng)的總功耗中所占比重不斷上升,在很多處理器中,存儲器相關(guān)功耗已占到處理器系統(tǒng)總功耗30%左右[1].存儲系統(tǒng)的功耗主要體現(xiàn)在Cache的設計上,而指令Cache的訪問頻率非常高,所以其在處理器中功率消耗所占比重就更加突出.多核處理器

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 張宇弘,王界兵,嚴曉浪,汪樂宇;標志預訪問和組選擇歷史相結(jié)合的低功耗指令cache[J];電子學報;2004年08期

2 周宏偉;張民選;;指令cache體系結(jié)構(gòu)級功耗控制策略研究[J];電子學報;2008年11期

3 馬志強;季振洲;胡銘曾;;基于記錄緩沖的低功耗指令Cache方案[J];計算機研究與發(fā)展;2006年04期

4 王冶;張盛兵;王黨輝;;基于預緩沖機制的低功耗指令Cache[J];計算機工程;2012年01期

【共引文獻】

中國期刊全文數(shù)據(jù)庫 前9條

1 劉坤杰;孟建熠;嚴曉浪;葛海通;;一種嵌入式處理器Cache的可在線配置和低功耗設計[J];電路與系統(tǒng)學報;2009年05期

2 王簫音;佟冬;孫含欣;程旭;;面向訪問需求的數(shù)據(jù)緩存泄漏功耗管理方法[J];電子學報;2009年02期

3 謝子超;陸俊林;佟冬;王簫音;程旭;;一種面向超標量處理器的高能效指令緩存路選擇技術(shù)[J];電子學報;2011年11期

4 方娟;雷鼎;;多核處理器共享Cache低功耗可重構(gòu)方法[J];北京工業(yè)大學學報;2013年09期

5 曹向榮;張曉林;;采用預測校正的動態(tài)可重構(gòu)指令Cache[J];電子學報;2014年05期

6 李麟;陳政霖;王松宇;;基于龍芯3號CPU的服務器功耗測試及分析[J];信息技術(shù)與標準化;2014年05期

7 馬志強;季振洲;胡銘曾;;基于超窄數(shù)據(jù)的低功耗數(shù)據(jù)Cache方案[J];計算機研究與發(fā)展;2007年05期

8 馬志強;季振洲;胡銘曾;;一種改進的記錄緩沖低功耗指令cache方案[J];江蘇大學學報(自然科學版);2010年01期

9 王冠軍;周勇;趙瑩;王茂勵;;VLSI電路低功耗設計研究進展[J];微電子學;2011年02期

中國博士學位論文全文數(shù)據(jù)庫 前5條

1 楊建;面向音視頻解碼的SoC平臺設計[D];浙江大學;2006年

2 彭蔓蔓;體系結(jié)構(gòu)級低能耗Cache和動態(tài)電壓縮放技術(shù)研究[D];湖南大學;2007年

3 劉坤杰;可配置可擴展媒體處理器設計[D];浙江大學;2007年

4 孟建熠;超標量嵌入式處理器關(guān)鍵技術(shù)設計研究[D];浙江大學;2009年

5 項曉燕;體系結(jié)構(gòu)級Cache功耗優(yōu)化技術(shù)研究[D];浙江大學;2013年

中國碩士學位論文全文數(shù)據(jù)庫 前9條

1 高金加;嵌入式處理器取指單元關(guān)鍵部件低功耗技術(shù)研究[D];浙江大學;2012年

2 金方其;可重配置的時鐘精確嵌入式處理器仿真平臺的研究[D];浙江大學;2006年

3 郝玉艷;嵌入式系統(tǒng)中低功耗Cache的研究與設計[D];湖南大學;2009年

4 吳紀鋒;藍天數(shù)控系統(tǒng)中文件系統(tǒng)可靠性的研究與實現(xiàn)[D];中國科學院研究生院（沈陽計算技術(shù)研究所）;2012年

5 劉清;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache的研究與設計[D];湖南大學;2012年

6 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構(gòu)技術(shù)研究[D];湖南大學;2012年

7 陳東棋;基于情景感知的移動嵌入式設備功耗優(yōu)化方法研究[D];西北大學;2013年

8 劉小峰;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache分析與設計[D];湖南大學;2013年

9 盛春偉;基于SPARC V8的Cache子系統(tǒng)優(yōu)化設計技術(shù)研究[D];哈爾濱工業(yè)大學;2011年

【二級參考文獻】

中國期刊全文數(shù)據(jù)庫 前3條

1 張承義;張民選;邢座程;王永文;;LRU-Assist:一種高效的Cache漏流功耗控制算法[J];電子學報;2006年09期

2 馬志強;季振洲;胡銘曾;;基于分類訪問的低功耗聯(lián)合式cache方案[J];哈爾濱工程大學學報;2007年01期

3 趙小雨;吳俊敏;隋秀峰;王慶波;唐軼軒;;CMP中基于目錄的協(xié)作Cache設計方案[J];計算機工程;2010年21期

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 潔兒;;想一步海闊天空——Cache設置與超頻[J];電腦自做;2001年09期

2 林柏雙;Cache性能和優(yōu)化的研究[J];引進與咨詢;2002年06期

3 ;臺式機CPU:AMD ATHIONXP 3000+ L2Cache 的威力[J];新電腦;2003年03期

4 馮建文,章復嘉;Cache實驗設計與實現(xiàn)[J];實驗技術(shù)與管理;2004年01期

5 張宇弘,王界兵,嚴曉浪,汪樂宇;標志預訪問和組選擇歷史相結(jié)合的低功耗指令cache[J];電子學報;2004年08期

6 夏宏,蘇林萍;Cache低功耗技術(shù)研究[J];計算機工程與應用;2005年23期

7 郭鵬,肖建華,黃哲;體系結(jié)構(gòu)級高性能低功耗Cache的研究[J];湖南工程學院學報(自然科學版);2005年03期

8 張宇弘,王界兵,嚴曉浪,汪樂宇;利用基地址相關(guān)的低功耗數(shù)據(jù)cache設計[J];浙江大學學報(工學版);2005年10期

9 張安生;淺議Cache的映像函數(shù)和寫入方式[J];甘肅科技縱橫;2005年01期

10 張定飛;趙克佳;黃春;;指令Cache優(yōu)化中代碼重排技術(shù)研究[J];計算機工程與應用;2006年07期

中國重要會議論文全文數(shù)據(jù)庫 前10條

1 所光;楊學軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國開放式分布與并行計算機學術(shù)會議論文集(上冊)[C];2008年

2 石文強;倪曉強;金作霖;張民選;;Cache動態(tài)插入策略模型研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

3 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國聲學學會2001年青年學術(shù)會議[CYCA'01]論文集[C];2001年

4 張承義;郭維;周宏偉;;Cache漏流功耗的自適應優(yōu)化:動態(tài)容量調(diào)整[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 尹飛;吳磊;;基于功能覆蓋率驗證多核處理器中的Cache一致性協(xié)議[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

6 Zhang Xiang;Liu Yang;;A kind of Cache Engine Runing in Client[A];2012年計算機應用與系統(tǒng)建模國際會議論文集[C];2012年

7 雷廣玉;;使用超高速緩存cache提高并行速度[A];中國工程物理研究院科技年報（2000）[C];2000年

8 楊華;劉宏偉;崔剛;楊孝宗;;同時多線程D-cache的分配與安全[A];2006年全國開放式分布與并行計算學術(shù)會議論文集（一）[C];2006年

9 鄭啟龍;欒俊;房明;吳曉偉;;CCSim:基于Pin的CMP Cache訪問模擬器[A];2008年全國開放式分布與并行計算機學術(shù)會議論文集(下冊)[C];2008年

10 任靜;唐遇星;徐煒遐;;微處理器Cache體系結(jié)構(gòu)級功耗模型研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

中國重要報紙全文數(shù)據(jù)庫 前10條

1 上海 李超;什么是Cache[N];電腦報;2001年

2 劉昌勇;小緩存里的大學問[N];中國電腦教育報;2004年

3 超頻者;K7-650（0015）最新實超報告[N];大眾科技報;2000年

4 ;阿萌小辭典[N];電腦報;2004年

5 中國計算機報測試實驗室 王炳晨;Duron抵京，Thunderbird爭宏[N];中國計算機報;2000年

6 陳自文;CPU如何影響IA服務器的性能？[N];網(wǎng)絡世界;2000年

7 王軍;電腦運行速度為何變慢？[N];中國電腦教育報;2003年

8 小漁;電腦變慢之謎[N];中國電腦教育報;2004年

9 龍哥;軟件應用問答！[N];中國計算機報;2004年

10 ;速度跨過2GHz的Opteron[N];中國計算機報;2003年

中國博士學位論文全文數(shù)據(jù)庫 前10條

1 周宏偉;微處理器中Cache漏流功耗的體系結(jié)構(gòu)級優(yōu)化技術(shù)研究[D];國防科學技術(shù)大學;2007年

2 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國防科學技術(shù)大學;2007年

3 陳黎明;嵌入式微處理器中動態(tài)可配置Cache結(jié)構(gòu)的研究[D];華中科技大學;2009年

4 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國科學技術(shù)大學;2007年

5 賈小敏;多核處理器片上Cache訪問行為分析與優(yōu)化機制研究[D];國防科學技術(shù)大學;2011年

6 唐軼軒;面向多線程應用的Cache優(yōu)化策略及并行模擬研究[D];中國科學技術(shù)大學;2012年

7 項曉燕;體系結(jié)構(gòu)級Cache功耗優(yōu)化技術(shù)研究[D];浙江大學;2013年

8 所光;面向科學計算應用的多核處理器Cache劃分策略研究[D];國防科學技術(shù)大學;2009年

9 晏沛湘;片上多核處理器二級Cache結(jié)構(gòu)及資源管理技術(shù)研究[D];國防科學技術(shù)大學;2012年

10 孫蓀;提高多核處理器片上Cache利用率的關(guān)鍵技術(shù)研究[D];中國科學技術(shù)大學;2015年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 劉彬;基于路暫停方法的高性能低功耗Cache研究[D];湖南大學;2007年

2 李冬妮;嵌入式系統(tǒng)中低功耗Cache的重構(gòu)技術(shù)研究[D];湖南大學;2012年

3 馮穎;可重構(gòu)Cache體系結(jié)構(gòu)和算法研究[D];西安電子科技大學;2008年

4 李黎;嵌入式系統(tǒng)中低功耗可重構(gòu)Cache的分析與研究[D];上海交通大學;2006年

5 陳淑玉;低功耗高速片上緩沖存儲器（Cache）設計[D];復旦大學;2009年

6 曹飛;高性能DSP一級數(shù)據(jù)Cache控制器的設計與實現(xiàn)[D];國防科學技術(shù)大學;2009年

7 李曉麗;基于目錄協(xié)議的Cache結(jié)構(gòu)設計[D];哈爾濱工程大學;2008年

8 姜難難;嵌入式處理器中Cache的研究與設計[D];哈爾濱工業(yè)大學;2009年

9 劉文佳;多核處理器Cache一致性研究與設計[D];哈爾濱工程大學;2010年

10 薛燕;Cache預測技術(shù)的研究[D];西北工業(yè)大學;2005年

，

本文編號：1371223