本文關(guān)鍵詞：面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計

  更多相關(guān)文章： 時鐘門控 冗余時鐘周期 門控扇出數(shù) 活動相似度 異或門自門控

【摘要】：隨著移動計算設(shè)備與消費(fèi)類電子產(chǎn)品對續(xù)航能力的要求越來越高,低功耗設(shè)計已經(jīng)成為數(shù)字信號處理芯片(Digital Signal Processor, DSP)的重要組成部分。時鐘門控技術(shù)是DSP減少動態(tài)功耗最常用也是最有效的方法之一。但是,常見的時鐘門控設(shè)計存在大量冗余時鐘驅(qū)動,依然有很大的可優(yōu)化空間。為了降低冗余時鐘周期,本文在綜合實現(xiàn)時鐘門控的基礎(chǔ)上,采用了基于活動相似度的觸發(fā)器分組時鐘門控方法,實現(xiàn)了門級的時鐘門控優(yōu)化。首先,基于典型操作模式下測試平臺的大量仿真,統(tǒng)計得到觸發(fā)器的活動性信息,并通過初步布局得到觸發(fā)器的初始物理位置。然后,利用得到的觸發(fā)器的活動性信息與物理位置信息,實現(xiàn)觸發(fā)器的分組。為了最大化提高時鐘門控效率,本文根據(jù)觸發(fā)器的平均翻轉(zhuǎn)率,設(shè)定合理的時鐘門控扇出數(shù)；并采用最小權(quán)完美匹配迭代算法,實現(xiàn)基于活動相似度的觸發(fā)器分組,降低觸發(fā)器的冗余時鐘周期。最后,采用異或門自門控的方法實現(xiàn)觸發(fā)器分組門控,并實現(xiàn)同組觸發(fā)器的聚類擺放,減少由時鐘門控優(yōu)化帶來的時序違例。本文最后分析了時鐘門控優(yōu)化對時鐘樹與標(biāo)準(zhǔn)單元利用率的影響。與綜合時鐘門控相比,基于活動相似度的時鐘門控優(yōu)化總功耗降低了13.81mW,降低了8.37%。其中時序邏輯功耗降低了17.35mW,降低了29.15%。本文采用的基于活動相似度的時鐘門控方法,適用于大部分DSP內(nèi)核的時鐘門控優(yōu)化與設(shè)計。對其他具有特定活動性與觸發(fā)器翻轉(zhuǎn)率低等特點的專用集成電路,該方法也有一定的應(yīng)用價值。
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TP332

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進(jìn)方法[J];電腦知識與技術(shù);2011年16期

4 李芝燕,嚴(yán)曉浪;高速多級時鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報;2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強(qiáng),陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網(wǎng)絡(luò)時鐘樹綜合方案[J];計算機(jī)與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計流程和方法[J];中國集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

9 王兵;彭瑞華;傅育熙;;前后端協(xié)同的時鐘樹設(shè)計方法[J];計算機(jī)工程;2008年12期

10 黃惠萍;陸偉成;付強(qiáng);趙文慶;;基于延遲合并嵌入的帶障礙的時鐘樹布線算法[J];計算機(jī)輔助設(shè)計與圖形學(xué)學(xué)報;2008年06期

中國重要會議論文全文數(shù)據(jù)庫 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國強(qiáng);;時鐘樹優(yōu)化方法研究[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚骨型時鐘結(jié)構(gòu)的設(shè)計與實現(xiàn)[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強(qiáng);趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時鐘設(shè)計[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠(yuǎn);趙振宇;楊正強(qiáng);陳安安;;40nm工藝下精確時鐘借用方法的研究[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

中國博士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計與優(yōu)化算法研究[D];中國科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時鐘無線分布關(guān)鍵技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2011年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 何海昌;基于時鐘偏斜調(diào)度的VLSI時序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時鐘樹結(jié)構(gòu)的研究與實現(xiàn)[D];東南大學(xué);2015年

5 任力爭;基于數(shù)據(jù)驅(qū)動的時鐘門控技術(shù)的物理實現(xiàn)[D];東南大學(xué);2016年

6 徐亮;低電壓抗工藝波動時鐘樹的設(shè)計及實現(xiàn)[D];東南大學(xué);2016年

7 童思原;低功耗藍(lán)牙4.0鏈路層的硬件設(shè)計[D];東南大學(xué);2016年

8 嚴(yán)石;面向DSP的時鐘門控技術(shù)的優(yōu)化與設(shè)計[D];東南大學(xué);2016年

9 符仕聰;基于寄存器聚類的低功耗DDR PHY時鐘樹設(shè)計[D];東南大學(xué);2016年

10 張衍奎;高性能芯片時鐘樹的物理設(shè)計與實現(xiàn)[D];大連理工大學(xué);2015年

，

本文編號：1256580